Verilog编码器
module encoderbm8_3(a,b);
input[7:0] a;
wire[7:0] a;//线性输入
output[2:0] b;//输出端口
reg[2:0] b;//寄存器
always@(a)
begin
case(a)
8'b0000_0001 : b<=3'b000;
8'b0000_0010 : b<=3'b001;
8'b0000_0100 : b<=3'b010;
8'b0000_1000 : b<=3'b011;
8'b0001_0000 : b<=3'b100;
8'b0010_0000 : b<=3'b101;
8'b0100_0000 : b<=3'b110;
8'b1000_0000 : b<=3'b111;
default : b<= 3'b000;
endcase
end
endmodule
Verilog实现分频电路
module DIV