飓风_数字IC验证的博客

UVM寄存器层定义了几个基类，当对这些基类进行适当的扩展后，这些类对DUT中的寄存器和memory读取/写入操作进行了抽象化。寄存器模型通常由block层次结构组成，这些blocks通常映射到设计的层次结构。blocks包含寄存器、register files和memories。UVM register layer类不能按原样使用。它们只提供通用和自省功能。它们必须通过扩展进行定制化，以提供与设计中的实际寄存器和memories相对应的抽象视图。

UVM机制sequence的使用方法介绍，UVM机制sequence机制相关的源代码解析。

uvm源码之uvm_port_base。

uvm源码中uvm_event的原理和使用方法总结！

uvm环境中对uvm_config_db的理解一、uvm_config_db的用途大概有如下三种：*(1) 传递virtual interface到环境中；**(2) 设置单一变量值，如int.string.enum等；**(3) 传递配置对象(config object)到环境中。* 二、在使用uvm_config_db的配置方法时，下面给出一些建议：· 在使用set/get方法时，传递的参数类型应当上下保持一致。对于uvm_object等实例的传递，如果get类型与se