- 博客(13)
- 收藏
- 关注
RSS订阅原创 指标：OBV指标
看趋势：OBV线升，资金在进；OBV线降，资金在逃。看背离：价涨OBV跌，顶部要来到；价跌OBV涨，底部将探明。看突破：价破位，OBV也破位，方向确认不后悔。看位置：OBV创新高，股价后市仍可高；OBV创新低，股价风险要警惕。最终心法OBV是追踪主力资金脚印的利器。它帮助我们回答了这样一个关键问题：“当前的价格运动，是否有真实的资金在背后推动？” 将这个问题的答案与价格趋势相结合，你就能对市场的真实状况有更深刻的理解。
2025-10-07 09:46:04
1026
原创 指标：VOL指标
量价齐升是王道，持股待涨莫要抛。（价升量增）缩量回调是洗盘，逢低吸纳是好招。（价跌量缩）价升量缩要警惕，随时准备向下跳。（价升量缩 - 顶背离）放量下跌快逃跑，壮士断腕不牢骚。（价跌量增）天量之后见天价，地量之后见地价。突破关键必放量，无量突破多是套。最终心法：成交量告诉你市场正在发生什么，而价格告诉你市场已经决定了什么。永远相信成交量告诉你的故事，因为它用真金白银写成。将成交量分析融入你的每一笔交易决策中，你的技术分析水平将迈上一个新的台阶。
2025-10-06 22:17:14
1173
原创 指标：RSI指标
看区域：70以上防回调，30以下博反弹。看背离：顶背离是逃顶的警钟，底背离是抄底的金匙。看中轴：50以上多头势，50以下空头势。看形态：趋势线突破、失败摆动，都是高胜率的领先信号。看大势：永远不要与主要趋势作对，RSI必须服从于趋势。一句话总结：RSI就像市场的“压力表”，读数过高（超买）预示可能“爆表”回落，读数过低（超卖）预示可能“触底”反弹。但最精准的读数，往往来自于它与价格本身走势的“分歧”（背离）。
2025-10-06 22:15:26
1387
原创 指标：KDJ指标
金叉死叉看位置，低位高位要分清：20以下金叉强，80以上死叉狠。超买超卖看区域，追涨杀跌是大忌：80以上不追高，20以下不杀跌。背离信号是珍宝，顶底反转先知晓：价升指标降，顶背离快跑；价降指标升，底背离潜入。指标钝化莫慌张，结合趋势定方向：单边行情看MA/MACD，震荡行情KDJ显神通。熟练掌握KDJ指标，能让你在短线交易中如鱼得水，但切记，它永远是你交易工具箱中的一件利器，而非全部。综合判断、顺势而为、严格止损才是长期稳定盈利的根本。
2025-10-06 22:12:31
1134
原创 指标：MACD指标
看趋势：通过线与零轴的关系。找买卖点：通过金叉与死叉。抓反转：通过顶背离与底背离。测动能：通过红绿柱的伸缩。熟练掌握MACD，能让你对市场的趋势和转折有更深刻的洞察。但请务必记住，没有100%准确的指标，MACD应作为你交易系统中的一个核心组件，与风险管理和资金管理相结合，才能发挥最大效用。
2025-10-06 22:09:45
1054
原创 指标：MA指标
定义：移动平均线是过去一段时间内股票收盘价的平均值连成的曲线。作用平滑价格：过滤掉日常价格的“噪音”，更清晰地显示趋势。识别方向：通过线的倾斜方向，直观判断是上升、下降还是盘整趋势。支撑与阻力：在趋势中，均线常常成为股价回调时的支撑或反弹时的阻力。揭示平均成本：反映市场在一定周期内的平均持仓成本。看清大局：通过排列判断现在是牛市、熊市还是震荡市。找到节奏：通过支撑阻力、金叉死叉来把握买卖的时机。记住，没有一种指标是100%准确的。移动平均线是你交易系统中的一个重要部件，但绝不是全部。
2025-10-06 21:58:08
816
原创 SystemVerilog 类的数据隐藏与封装详解
数据隐藏：通过限制对类成员的直接访问，保护数据不被外部直接修改。封装：将数据和对数据的操作（方法）封装在一起，提供清晰的接口供外部使用。数据隐藏与封装是 SystemVerilog 中实现面向对象编程的重要特性。通过 local 和 protected 关键字，可以限制对类成员的直接访问，保护数据的完整性和安全性，同时提供清晰的接口供外部使用。合理使用数据隐藏与封装可以提高代码的可维护性、可扩展性和可靠性，是面向对象编程的重要实践。
2025-03-17 14:55:17
844
原创 SystemVerilog 中 $cast 的用法详解
其中：dest 是目标变量，用于存储转换后的值。src 是源变量，需要进行类型转换的值。$cast 的返回值是一个布尔值，表示转换是否成功：如果转换成功，返回 1，并将转换后的值赋给 dest。如果转换失败，返回 0，dest 保持不变。$cast 是 SystemVerilog 中用于动态类型转换的重要工具，主要用于父类句柄转换为子类句柄和枚举类型之间的转换。它提供了一种安全的方式来检查类型转换是否合法，避免运行时错误。
2025-03-17 14:38:28
1435
原创 SystemVerilog 中 super 关键字的用法详解
super 是一个引用父类的关键字，用于在子类中访问父类的成员。它的语法形式为：super()：调用父类的构造函数。super.member：访问父类的成员变量或方法。super 关键字是 SystemVerilog 中用于访问父类成员的重要工具，主要用于构造函数调用、方法重写和访问父类成员。合理使用 super 关键字可以提高代码的复用性、可维护性和灵活性，是面向对象编程的重要特性。
2025-03-17 14:21:16
1192
原创 SystemVerilog 类的继承机制详解
继承通过 extends 关键字实现。子类继承父类的所有成员（变量、函数和任务），并可以扩展或重写父类的功能。endclass// Dog 继承 Animalendclassmodule top;d.speak();// 调用继承的方法d.bark();// 调用子类的方法endendmoduleSystemVerilog 的继承机制通过 extends 关键字实现，支持方法重写、构造函数调用、多态性等特性。
2025-03-12 15:29:02
1330
原创 SystemVerilog 中浅拷贝（Shallow Copy）与深拷贝（Deep Copy）的用法详解
浅拷贝是指复制对象时，仅复制对象的成员变量值，而不复制对象内部的动态资源（如动态数组、句柄等）。默认情况下，SystemVerilog 的赋值操作是浅拷贝。int data;int addr;// 浅拷贝// 输出：p1.data = 10, p2.data = 30endendmodule深拷贝是指复制对象时，不仅复制对象的成员变量值，还复制对象内部的动态资源。需要手动实现深拷贝。int data;int addr;
2025-03-12 15:20:41
587
原创 SystemVerilog 中 this 关键字的用法详解
this 关键字在 SystemVerilog 中用于指代当前类实例，主要用途包括解决命名冲突、显式访问类成员、实现方法链式调用等。合理使用 this 可以提高代码的可读性和灵活性，但需注意线程安全和静态方法的限制。
2025-03-12 15:07:51
713
原创 SystemVerilog 中 static 关键字的用法详解
静态变量在类级别共享，所有实例共用同一个存储空间。它们通常用于需要全局状态管理的场景。// 静态变量声明endclass// 类外初始化静态变量module top;// 通过实例访问静态变量// 输出：5// 通过类名访问静态变量// 输出：10endendmoduleendclassmodule top;// 调用静态函数// 调用静态函数// 输出：Sum = 8, Product = 8endendmoduleendtask。
2025-03-12 14:53:57
822
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人