- 博客(7)
- 收藏
- 关注
RSS订阅原创 并联与串联电压基准差异
摘要：并联型和串联型电压基准的主要区别在于连接方式和工作原理。并联型与负载并联，通过分流电流稳压，需限流电阻，静态电流较大，适合低电压应用；串联型与负载串联，通过调整等效电阻稳压，效率高且支持空载，适合高精度场景。串联型因优异的性能成为主流，仅特殊需求（如极低成本）时考虑并联型。
2025-11-19 10:20:22
927
原创 SystemVerilog中的generate用法详解
parameter LAYER_SIZES [9:0] = '{64, 128, 64, 32, 16, 8, 4, 2, 1}, // 各层大小。// RISC风格的简单ALU。// CISC风格的复杂ALU。// 默认简单ALU。- **参数化设计**：根据参数创建不同的硬件实现。// 错误：genvar在generate外部声明。// 正确：在generate内部声明genvar。
2025-10-27 10:30:16
1038
原创 CRC-32
CRC（Cyclic Redundancy Check，循环冗余校验）是一种基于多项式除法的错误检测算法，广泛用于网络通信、存储系统、文件校验等领域。CRC-32是CRC算法中一种常见的32位实现。以下是CRC-32的。CRC的核心是通过将数据视为一个二进制多项式，与一个固定生成多项式进行模2除法运算，得到的余数作为校验值。CRC-32的校验值为32位（4字节）。预计算所有256种可能的8位输入对应的CRC值，存入表（256个32位整数）。（若RefOut=True）：反转CRC寄存器的32位。
2025-04-30 10:46:30
2582
原创 四、SV Interface、Class、Module 的用法详解
面向对象编程的核心，用于构建动态、可重用的验证组件（如UVM中的事务、驱动、监视器）。：硬件设计的基本单元，描述电路结构或行为（可综合或仿真）。：在验证环境中动态绑定接口（面向对象验证的关键）。：验证环境的“灵魂”，实现动态、可扩展的测试逻辑。：指定信号同步时序（驱动/采样的时钟沿偏移）。：在接口内定义通用操作（如初始化、协议检查）。：定义不同模块的端口视图（方向与信号子集）。：将数据（属性）和操作（方法）封装在对象中。：硬件设计的“基石”，描述可综合的电路行为。：定义模块间通信协议，封装信号、时序（
2025-03-13 15:20:02
1043
原创 一、SV数据类型
SystemVerilog 提供了丰富的数据类型，包括基本数据类型、复合数据类型、枚举类型、字符串类型等，能够满足硬件设计和验证的需求。通过合理使用这些数据类型，可以提高代码的可读性、可维护性和仿真效率。
2025-02-20 13:39:30
963
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人