qq_39378501的博客

PCB走线设计有问题、阻抗匹配不正确都会导致眼图偏移。如：合理设计走线和阻抗即可解决该问题

板卡上电时，fpga管脚会有一瞬间处于不定态，这个不定态可能会导致板卡在启动瞬间出现失控现象，例如带电磁阀控制的板卡启动时异响，总线异常配置(极低的可能性，但是不能完全排除)。从FPGA自身来说，并不能完美解决该问题，因此需要依赖硬件设计来规避上电顺序带来的风险。解决方案1. 加上拉电阻，但是效果并不稳定2. 电源芯片一般带使能端，电源稳定输出标志，可以利用这两个控制信号对板卡进行上电控制3. 使用CPLD控制电源芯片使能端...

查看linux内核的低功耗模式是否开启，开启低功耗模式的话，zynq系统跑起来后，插上JTAG，会导致系统挂死/重启/串口出问题

verilog 任意位宽除法代码废话不多说，直接贴代码：`timescale 1ns / 1psmodule Divider_Module#( parameter EXT_DIVIDEND_WIDTH = 'd8 , parameter EXT_DIVISOR_WID

第一步：硬件环境搭建翻出了沉箱已久的FPGA开发板，很早以前学过，但是当时只是草草摸了一下，后面有一两年没碰过，早忘了。开发板为米联的MIZ-701N，芯片为7020。首先，搭建一个硬件环境：ZYNQ里面DDR、时钟、外设IO的配置跟板子有关，比如之所以选择48、49脚，是因为在原理图中可以看到：如果我们需要用到其他的外设，也可以根据同样的方法去做。对应硬件工程师来说，画板的时候...

测试硬件环境导出SDK后界面是这样的：然后我们新建一个官方提供的helloworld例程来测试硬件的时钟、IO、DDR等是否配置成功：随便取个名：点击下一步可以看到：现在进行调试：设置debug：注意我之前debug了好久，总是没有打印helloworld出来，检查了硬件、串口，花了一个小时，就是没找出原因，后来在这里发现了问题所在，debug应选择使用哪一个包，我之前选择的on...

MIO和EMIO简介对于普通的ARM芯片来说，芯片有几百甚至是上千个管脚能够与外设相连。但是FPGA内部的ARM核不同，仅有53个MIO和64个EMIO能够与外界进行直接的信息交互，而且MIO的作用一般是固定死的，如之前所提到的UART使用的是MIO的48、49口。这其实和其特殊性有关，对于FPGA内部的ARM来说，其定位与普通的ARM芯片有所不同。FPGA内部的ARM一般只做复杂的、对...

打开SDK后，新建一个空的工程。工程建完后可以找到bsp文件夹：在bsp文件夹中的libsrc中可以看到xilinx给我提供的官方库函数，找到gpiopo文件夹：文件夹内有gpio控制的、初始化的、中断的等等。我们可以打开xgpiops.h，里面有所有gpio函数的声明点击一个函数，SDK会自动弹出函数的声明、含义以及其内部各参数的作用：下面新建C文件：注意新建文件需要添加.c后缀代...

FPGA中亚稳态的处理方式亚稳态的原理这里不赘述，直接贴方法：异步信号同步化通过延迟两个周期，将信号进行多级寄存器边缘提取，input sig_synq;wire sig_synq_o;reg[3:0] sig_synq_r;always@(posedge clk or negedge rst_n)begin if(~rst_n) sig_synq_r <...