- 博客(5)
- 收藏
- 关注
RSS订阅原创 zynqMP u-boot、linux kernel、rootfs移植（非petalinux）
还有一些特殊的配置，例如文件在flash中的分配，在linux下使用dd命令更新时也能知道该往哪个分区下载。配置完成后执行make，进行编译。如果在编译过程中遇到有编译错误，可以在。
2025-01-14 18:02:00
1263
原创 xilinx zynqMP zcu5ev自定义板运行vitis-ai
最近在自定义zynqMP板上运行vitis-ai相关的东西，自定义板与官方的开发板套件有许多差异，光是板上运行环境就有很多不支持的，这一点就很不方便，踩了许多坑、看了许多文章后，最后终于能运行起一个简单的demo。本文记录一下使用官方的各种工具来达成目标的步骤，所使用的东西基本都是网上可以下载到的，自己动手开发写代码的步骤几乎为零。本文默认开发板环境已经能识别到dpu，如果识别不到，就需要自己去vitis配置fpga的IP核DPU，以及在kernel中开启Deep Learn Unit选项。
2024-09-24 16:23:14
814
原创 ubuntu设置静态ip以及无法联网问题解决
在使用vscode链接ubuntu时候，因为ubuntuIP地址老是改变，因此我想设置一个静态IP以便于vscode下次链接时不需要再修改vscode的.ssh文件中的ip地址。：设置静态IP时需要特别注意网关（gateway）和子网掩码（netmask）如果不知道子网掩码和网关，可以使用命令查看。因为我将ens36的网关设置为192.168.154.1而导致无法连接网络，需要将其修改为192.168.154.2，注意自己要设置的虚拟网卡接口与之对应。找到该条信息，得到子网掩码。3，修改静态IP信息。
2023-03-23 16:57:28
4265
原创 CS1238时序正确但无法读取寄存器配置数据
我使用的GD32F103RCT6芯片，使用GPIO模拟通信时序配置和读取寄存器数据，发现并没有数据读取上来，对着时序仔细检查并没有错误。后经过详细对比芯片手册和原理图，发现CS1238要识别的时钟信号高电平电压最低必须达到0.7*DVDD，否则该信号无法被识别。我给cs1238供电为5V，因此其最低电压需要达到至少3.5V，我使用的GD32F103RCT6的引脚输出只能到3.2~3.3V的电压，故而时钟信号无法被识别，采集不到数据。解决办法：降低CS1238的输入电压到3.3V。
2023-03-13 13:54:48
1287
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人