CMOS缓冲器

最新推荐文章于 2020-12-08 13:35:47 发布

芯片搬砖工

最新推荐文章于 2020-12-08 13:35:47 发布

阅读量1.3w

点赞数 19

分类专栏：频率综合器原理分析，设计及仿真文章标签：经验分享

本文链接：https://blog.youkuaiyun.com/qq_38496973/article/details/108298312

版权

CMOS缓冲器

电路原理
电路仿真

参考文献：应用于GPS接收机频率综合器分频器的设计——上海交通大学硕士论文——朱凯.
在电路中经常要添加缓冲器，时钟信号波形不良的情况下，利用缓冲器减小系统延时。

电路原理

在这里插入图片描述
在该结构中，按照正常反相器的配置，调节nmos和pmos的尺寸，使得其导通电阻近似相等。，而且电阻连接在栅漏之间，NMOS和PMOS相当于MOS-Diode结构，反馈电阻则将输入输出的电平稳定在VDD / 2左右，如果电源电压足够，则MP和MN工作在饱和区否则，工作在亚阈值区。
隔直电容首先将输入信号的直流电平滤除，只保留其交流信号，这样，数字的CMOS 反相器就可看作是两个同时运行的共源放大器(common source amplifier)。若是简单地将输入信号看作小信号，则其增益近似为：
$A_V=（g_{mp}+g_{mn}*(R_1//r_{op}//r_{on})）$