- 博客(5)
- 收藏
- 关注
RSS订阅原创 出租车计费器的Verilog语言简单完成
1.本课程设计完成的计费器应具有如下功能： （1）实现计费功能，计费标准为：按行驶里程计算，起步价为7.0元，并在车行驶3km后按元/km计费，当计费器达到或超过20元时，每千米加收50%的车费，车停止不收费。 （2）现场模拟功能：以开关按键模拟千米计数，能模拟汽车启动、停止、暂停等状态。 （3）将车费和路程分别以十进制的形式显示出来。 2.设计思想以及过程 本次出租车计费器的设计主要是基于FPGA芯片，使用硬件描述语言VerilogHDL，用“自顶向下”的设计方法，编写一个出租车计费芯片，并使用quart
2021-07-06 11:06:02
5445
2
原创 32位寄存器组及其寄存器
1.通常寄存器组是由D触发器实现的，因为它们比较通用储存器占用的硅片面积要大很多，所以不能用于大存储量的情形。一般的应用是将寄存器组和算术逻辑单元ALU串联起来，形成如图5.34所示的结构形式。寄存器组的双通道输出形成了链接到ALU的数据通道，而ALU的输出存储在指定位置的寄存器组上。主处理器提供操作地址，并控制读、写次序以避免在同一位置上同时进行读写操作。 2.实验简单电路图： 3.实验代码： module Register_File#(parameter word_size=32,addr_s
2021-07-06 11:05:00
1849
原创 四位比较器的Verilog语言简单完成
1.在计算机运算中常常要比较数字的大小。两个4位有符号数X=x3x2x1x0，Y=y3y2y1y0，可以用图3.45所示的减法器实现X-Y。3种输出结果意义如下： 1.如果结果是0，Z=1，否则Z=0； 2.如果结果是负数，N=1，否则N=0； 3.如果发生算数溢出V=1，否则V=0； 2.其代码如下展示： module comparator(X,Y,V,N,Z); parameter n=32; input [n-1:0]X,Y; output reg V,N,Z; ...
2021-07-06 11:00:38
6960
原创 数字电路基础实验作业
Modelsim ModelSim软件的仿真流程大致可以分为三种: Basic simulation flow (基本仿真流程)、Project flow (工程仿真流程)、Multiple library flow (多单元库仿真流程),其中多单元库的仿真涉及到的注意点较多,一般用于规模比较大的仿真,故这里暂不介绍。 前两种仿真流程操作比较简单,这里用一个最基本的Verilog HDL程序来介绍仿真流程。这个VerilogHDL程序描述的是一个一位全加器, Modelsim的工程仿真流程如图1-17
2021-06-05 10:21:18
355
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人