若星

目录基于Qsys的DDR2内存驱动1、建立Qsys系统1.1、时钟1.2、NIOS II1.3、系统ID1.4、片上RAM1.5、JTAG调试器1.6、DDR2控制器1.7、连接2.2、顶层代码2.3、引脚分配2.4、NIOS程序编写测试基于Qsys的DDR2内存驱动按照正常步骤建立Quartus工程，新建一个顶层的Veri...

CRC又称循环冗余校验，是数据通信领域中最常用的一种查错校验码。说是常用，但我在单片机、FPGA的开发中从来没有用过，别说是CRC了，就是串口的奇偶校验都很少用。一个课程设计要做些和通信相关的东西，题目里面好像就只有这个CRC比较有意思，就研究起了这个。乍一看起来这个东西好像挺高大上的：还循环、还冗余，要是碰到个语文差点的，冗余的冗都不知道怎么读……开始时我也觉得这个玩意好复杂、看起来好厉害啊...

在Verilog代码中，function的语言为：function <返回值位宽或类型说明> 函数名；    端口声明；    局部变量定义；    其他语句；endfunction使用函数的方法实现的数码管显示功能：always @ (posedge clk_ww or negedge rst_n) begin if(!rst_n)begin Num_Di...

开发SoC 的时候，还需要一个工具就是EDS，记录SoC EDS 17.0的下载和安装一、下载1、下载的方法类似于上一篇博客中的下载，可以参考 https://blog.youkuaiyun.com/qq_37147721/article/details/82225916 2、在左侧的嵌入式软件界面，选择SoC EDS ，这里下载安装  标准版17.03、下载好的SoC EDS软件...

在对FPGA进行开发的过程中，一款合适的IDE是少不了的，Intel（Altera）的FPGA使用Quartus Primer 软件进行开发。记录一下Quartus II 17.0下载安装的过程： 一、下载1、在Intel的官网 https://www.intel.cn 找到产品目录下的 FPGAs和可编程设备2、我要开发的芯片是Cyclone V，这里尽量选择自己开发的设...