- 博客(4)
- 收藏
- 关注
RSS订阅原创 FPGA学习记录——交通灯
状态机通常，状态机的状态数量有限，称为有限状态机（FSM）。由于状态机所有触发器的时钟由同一脉冲边沿触发，故也称之为同步状态机。根据状态机的输出信号是否与电路的输入有关分为 Mealy型状态机和 Moore 型状态机。Mealy型状态机：电路的输出信号不仅与电路的当前的状态有关，还与电路的输入有关。Moore型状态机：电路的输入仅与各触发器的状态有关，与电路的输入无关。状态机描述——一段式状态机、二段式状态机、三段式状态机。一段式状态机仅适合非常简单的状态机设计，只涉及时序电路，没有竞
2021-07-17 10:22:39
3038
2
原创 FPGA学习记录——CRC校验码
1.CRC校验码是什么：循环冗余校验（Cyclic Redundancy Check， CRC）是一种数字通信中常用的信道编码技术，主要用来检测或校验数据传输或者保存后可能出现的错误。它是利用除法及余数的原理来作错误侦测的。CRC码有两部分组成，前半部分是信息码，后半部分是校验码。若CRC码共长n bit，信息码长k bit，就称为（n,k）码，剩余的（n-k）bit为校验码。2.CRC校验码生成步骤：假设待传送的k位信息码为（），其所对应的多项式为：其中=0或1，x的幂数对应于各码
2021-07-05 19:10:55
936
1
原创 FPGA学习记录——分频
1.奇数分频：设计思路：将两个模N计数器（一个上升沿触发、一个下降沿触发）相或eg：五分频module v_jsfp( input clk, input rst, output clk_5 );//实现五分频 reg [2:0] m; reg [2:0] n; reg clk1,clk2;//两个模五计数器 initial begin m=0; n=0; clk1=0; c
2021-07-02 13:54:43
749
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人