- 博客(2)
- 收藏
- 关注
RSS订阅转载 时钟抖动
本文转载至：http://m.elecfans.com/article/646572.html随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。有资料表明在3GHz以上的系统中，时间...
2019-04-22 10:42:19
2145
原创 Verilog 位拼接运算符做8位4级流水线加法运算遇到的问题
笔者在用位拼接运算符做8位4级流水线加法运算时，遇到一个问题，具体代码如下：module add8_4(clk,sum,cout,cina,cinb,cin);input clk;input[7:0] cina;input[7:0] cinb;input cin;output reg[7:0] sum;output reg cout;reg cou...
2019-04-22 10:08:19
1196
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人