VerilogHDL系统任务$readmemb和$readmemh

最新推荐文章于 2023-09-22 12:58:37 发布
原创 最新推荐文章于 2023-09-22 12:58:37 发布 · 738 阅读 · 1 ·
CC 4.0 BY-SA版权
本文为博主原创文章，如需转载请注明出处。
文章标签：

#VerilogHDL #$readmemb #$readmemh

本文介绍了Verilog HDL中的系统任务$readmemb和$readmemh，用于从数据文件读取内容到存储器。这两个任务分别处理二进制和十六进制数据，文件内容要求不含位宽和格式说明。举例说明了不同情况下数据如何映射到存储器中，并给出了使用这两个系统任务时需要注意的事项。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

系统任务均可以从文件中读取数据到存储器

  1. 常用的格式：
    $readmemb("<数据文件名>",<存储器名>,<起始地址>,<终止地址>);
    $readmemb("<数据文件名>",<存储器名>,<起始地址>,<终止地址>);
    注：起始地址和终止地址可以不加。

  2. 注意事项：
    （1）被读取的文件中只能包含：空白位置（空格、换行、制表格（tab）），注释行（//形式的和/…/形式的都可以）、二进制和二六进制数据。
    （2）被读取的文件中不能包含位宽书名和格式说明，对于$ readmemb系统任务，每个数必须是二进制，对于$readmemh系统任务，每个数必须是十六进制。数字中可以有不定值x或Ｘ和高阻值z或Ｚ，还可以有下画线（_）。另外，数字必须用空白位置或注释行来分隔。

  3. 例子
    如：文件data.dat内容如下：
    @002
    11111111 01010101
    00000000 10101010
    @006
    1111zzzz 00001111
    verilog程序如下：
    reg [7:0] meme[0:7];
    $readmemb(“data.dat”,meme);
    则寄存器中的内容如下：
    meme[0]=xxxxxxxx;
    meme[1]=xxxxxxxx;
    meme[2]=11111111;
    meme[3]=01010101;
    meme[4]=00000000;
    meme[5]=10101010;
    meme[6]=1111zzzz;
    meme[7]=00001111;
    如果程序如下：
    reg [15:0] meme[0:7]; //一个地址存储１6bit数据
    $readmemb(“data.dat”,meme);
    则结果如下：
    meme[0]=xxxxxxxxxxxxxxxx;
    meme[

最低0.47元/天 解锁文章

200万优质内容无限畅学
【FPGA Verilog中的readmemb函数详解】读文件实现
HackCyberX的博客
08-07 1623
需要注意的是，一旦调用了readmemb函数，初始化过程就完成了，后续的FPGA运行过程中，不会再次读取外部文件中的数据。如果需要实时读取、更新数据，可以考虑使用Verilog中的$readmemh函数，该函数支持在仿真过程中动态读取文件内的数据。此时可以使用Verilog中的readmemb函数来读取外部文件中的数据，并将其赋值给相应的信号。表示要保存数据的内存名称。例如，如果读取了一个包含16个字节的文件，那么第一行的数据将被存储到内存的地址0x00处，第二行的数据将被存储到地址0x01处，以此类推。
Verilog中常见文件操作（$readmemb，$fopen，$fwrite，$fclose）
CLL_caicai的博客
06-23 3万+
目录 一、$readmemb/$readmemh 二、$fopen，$fwrite，$fclose 三、仿真验证 四、参考 一、$readmemb/$readmemh $readmemb和$readmemh用来从文件中读取数据到存储器中。读取的内容只包括：空白位置（空格、换行、制表格(tab和form-feeds),注释行、二进制或十六进制的数字。 数字中不能包含位宽说明和格式说明，其中readmemb要求每个数字是二进制数，readmemh要求每个数字必须是十六进制数字。数字中不定值x.
Verilog系统函数$readmemb和$readmemh
Grady
12-09 2435
一、$readmemb和$readmemh 《Verilog数字系统设计教程》夏宇闻著p448 语法： $readmemb(“File”,MemoryName[, StartAddr[, FinishAddr]]); $readmemh(“File”,MemoryName[, StartAddr[, FinishAddr]]); 起始地址可以省略。 $readmemb(“File”,MemoryName); $readmemh(“File”,MemoryName); 作用：把文本文件中的数据赋值到存储器中。
verilog中$readmemb和$readmemh的使用
热门推荐
m0_38037810的博客
03-18 13万+
菜鸟一枚，只是分享一下在学习的过程，和这两个系统函数的简单用法，$readmemb和$readmemh用来从文件中读取数据到存储器中。读取的内容只包括：空白位置（空格、换行、制表格(tab和form-feeds),注释行、二进制或十六进制的数字。数字中不能包含位宽说明和格式说明，其中readmemb要求每个数字是二进制数，readmemh要求每个数字必须是十六进制数字。数字中不定值x或X，高阻值z...
Verilog的系统任务----$readmemh和$readmemb
孤独的单刀
07-12 1万+
你会使用系统函数$readmemh和$readmemb吗？
verilog仿真系统任务$fopen/$fdisplay/$readmemh 应用
superC的博客
05-27 2457
读任务 在verilog语言中有两个系统任务$readmemb,$readmemh可以用来从文件中读取数据到存储器中。这两个任务可以在仿真的任何时刻被执行使用，其使用方法如下： $readmemb 1，$readmemb("<数据文件名（路径地址和文件名）>",<存储器名>); 2, $readmemb("<数据文件名>",<存储器名>,<起始地址(存储器的地址)>); 3, $readmemb("<数据文件名>",<存
Verilog系统函数和任务
weixin_56912944的博客
04-27 3689
Verilog HDL语言中共有以下一些系统函数和任务： $bitstoreal, $rtoi, $display, $setup, $finish, $skew, $hold, $setuphold, $itor, $strobe, $period, $time, $printtimescale, $timefoemat, $realtime, $width, $real tobits, $write, $recovery, 在Verilog HDL语言中每个系统函数和任务前面都用一个标识符$来.
readmemh函数引用的txt格式_用于读取和写入文本文件Verilog代码
weixin_26869081的博客
12-24 1379
系统函数＄fopen用于打开一个文件，并还回一个整数指针．然后，＄fdisplay就可以使用这个文件指针在文件中写入信息，写完后，则可以使用＄fclose系统关闭这个文件例如：integer write_out_file;／／定义一个文件指针integer write_out_file=$fopen("write_out_file.txt");$fdisplay(write_out_file,"@...
verilog中$readmemb与$readmemh的用法
weixin_64402689的博客
03-15 1286
verilog系统函数
Verilog的$readmemb和$readmemh简介和使用
phflovelt的博客
05-17 1万+
$readmemx的格式： $readmemb("<数据文件名>",<存贮器名>) $readmemb ("<数据文件名>",<存贮器名>,<起始地址>） $readmemb ("<数据文件名>",<存贮器名>,<起始地址>,<结束地址>) $readmemh("<数据文件名>",<存贮器名>) $readmemh("<数据文件名>",<存贮器名>.
RAM的读写控制的VHDL实现
12-10
用计数器生成的输出作为地址的同时作为RAM的输入数据。写入到92时，就转为读出。读出偶数地址的数据，也即读出了写入的偶数（输出2的倍数）。
Verilog基础：$readmemb和$readmemh系统任务的使用与其中的初始化地址相关问题（详细细节）
前进，才知道自己的渺小
09-22 2164
$readmemb和$readmemh两个系统任务用于将文件中的数据加载到存储器或者被称为数组的memory中。
vivado中verilog里关于$readmemb和 $readmemh的使用方法
wangjing112211的博客
08-09 5771
vivado中verilog里关于readmemb和readmemb和readmemb和readmemh的使用 这两天学习verilog语言时，对readmemb和readmemb和readmemb和readmemh怎么读文件里的数据产生了疑问，网上大多数资料都是inter下quartus里的描述【参考文档1】,也看到一篇vivado开发环境下的文档【参考文档2】，这里也就结合自己的学习汇总一下。 这里写目录标题vivado中verilog里关于readmemb和readmemb和readmemb和read
【Verilog语法1】加载存储器$readmemh和$readmemb函数的使用
xy_z_H的博客
05-26 2134
$readmemh和 $readmemb函数的使用 Verilog 提供了很多可以对文件进行操作的系统任务。 文件开、闭：$fopen, $fclose, $ferror 文件写入：$fdisplay, $fwrite, $fstrobe, $fmonitor 字符串写入：$sformat, $swrite 文件读取：$fgetc, $fgets, $fscanf, $fread 文件定位：$fseek, $ftell, $feof, $frewind 存储器加载：$readmemh, $readmemb
Vivado软件（用VerilogHDL）如何使用$readmemh和$readmemb函数
X
04-28 1万+
0 前言 博主我查了很多资料，虽然会使用Verilog的readmemh和readmemh和readmemh和readmemb函数，可是，在vivado软件中怎么用？文件放在哪里？没有一篇文章提及。 花了几个小时，终于研究明白了，特此记录下来，也希望为后来者提供帮助。 对于函数使用的讲解，不再赘述，其他博主写的很好了，点此查看即可。 这里重点强调，文件放在哪里！ 1. 两种文件访问方式 1.1 默...
verilog学习笔记——文件操作
weixin_45075177的博客
09-07 6765
大部分编译器和仿真器在读文件的时候需要预先打开文件。在Vivado自带仿真器中，读文件不需要预先打开要读取的文件，也不需要将文件加入Vivado工程内部。介于此，本文总结了利用Verilog语言进行文件系统操作的各种详细使用方法。
Verilog 文件操作：$readmemh和$readmemb的使用
YprgDay的博客(Yuan make progress everyday)
09-16 2674
Verilog 文件操作：$readmemh和$readmemb的使用总结。
Verilog 学习笔记
EDA_ALL的博客
02-24 725
Q1. 关于在书写testbench时，如何使用$readmemb / $readmenh 来实现从文件（格式：txt、dat）读取数据，并完成赋值。 A1. $readmemb / $readmenh 使用起来较为简单，直接上代码。 注意：最好将.v 和 .txt放在同一工程目录下，以防止EDA工具找不到txt文 件 reg signed [11:0] fir_input_re ;...
$readmemh载入到mem
最新发布
07-23
<think>我们正在讨论Verilog HDL中的$readmemh系统任务，它用于将文件内容加载到存储器（memory）中。 根据引用[1]和[2]，我们了解到$readmemh用于读取十六进制格式的文件，文件格式要求是每行一个数据，数据可以是二进制或十六进制（但注意$readmemh是读取十六进制，而$readmemb用于读取二进制）。 文件必须是纯文本，不能有注释或其他内容。 使用语法： $readmemh("文件名", 存储器名, [起始地址], [结束地址]); 其中，起始地址和结束地址是可选的，用于指定加载到存储器的地址范围。如果不指定，则从存储器的起始地址开始加载，直到文件结束或存储器满。 步骤： 1. 在Verilog代码中声明一个存储器数组（reg数组）。 2. 使用$readmemh在initial块中加载文件。 示例： 假设我们有一个COE文件（实际上COE文件通常用于Xilinx，但我们可以将其内容提取为纯十六进制文本文件），或者直接使用一个文本文件，每行一个十六进制数。 例如，文件名为"data.hex"，内容如下： 00 11 22 33 我们要加载到一个深度为4，宽度为8位的存储器中。 代码示例： ``` module memory_loader; reg [7:0] mem [0:3]; // 声明一个4个8位元素的存储器 initial begin $readmemh("data.hex", mem); // 将文件内容加载到mem中 // 可选：读取后可以打印出来检查 for (integer i=0; i<4; i=i+1) $display("mem[%0d] = %h", i, mem[i]); end endmodule ``` 注意：文件路径可以是绝对路径或相对路径（相对于仿真运行目录）。如果文件不在当前目录，需要指定正确路径。 另外，引用[2]提到，数据文件必须是ASCII文本文件，每一行表示一个地址的数据，数据用十六进制表示（对于$readmemh），不能有注释或其他内容。 常见问题： 1. 文件路径错误：确保文件位于正确的路径，或者使用绝对路径。 2. 数据格式错误：文件内不能包含非十六进制字符（如空格、注释等），每行一个数据。 3. 存储器大小和文件行数不匹配：如果文件行数超过存储器深度，多余行会被忽略；如果少于，则剩余存储器位置保持原值（未初始化）。 如果需要初始化块存储器（Block RAM，BRAM），在FPGA设计中，通常也会使用$readmemh在初始时加载内容，这样综合工具会将其初始化为BRAM的内容。 因此，使用$readmemh将文件载入到内存（存储器）的步骤如上所述。 相关问题： 1. $readmemh和$readmemb有什么区别？ 2. 在Verilog中，如何初始化一个存储器？ 3. 使用$readmemh时，如果文件行数少于存储器深度，会发生什么？ 4. 如何为FPGA的BRAM初始化内容？ 5. 在Verilog中，存储器（memory）是如何声明的？</think>### 如何使用 `$readmemh` 将文件载入到内存 在 Verilog HDL 中，`$readmemh` 是用于将十六进制数据文件预加载到存储器（Memory）的系统任务。以下是详细步骤和注意事项： #### 1. **声明存储器数组** 在模块中声明一个寄存器数组作为存储器： ```verilog module memory_module; reg [7:0] mem [0:1023]; // 深度 1024，宽度 8 位的存储器 endmodule ``` #### 2. **准备数据文件** 创建纯文本文件（如 `init_data.hex`），**每行一个十六进制值**，无注释或额外字符： ``` 1A 2B 3C ``` #### 3. **调用 `$readmemh`** 在 `initial` 块中调用任务加载文件： ```verilog initial begin $readmemh("init_data.hex", mem); // 加载到 mem 存储器 end ``` - **参数说明**： - `"init_data.hex"`：文件路径（支持绝对或相对路径） - `mem`：目标存储器名称 - 可选：可指定加载地址范围，如 `$readmemh("data.hex", mem, 0, 511);` #### 4. **仿真验证** 读取数据验证加载结果： ```verilog initial begin #10; // 等待加载完成 $display("mem[0] = %h", mem[0]); // 输出：mem[0] = 1A end ``` --- ### ⚠️ 关键注意事项 1. **文件格式要求**： - 必须为纯十六进制文本（如 `A3`），**无前缀**（如 `0x`）、注释或空行[^2]。 - 行数必须 ≤ 存储器深度（多余行被忽略）。 2. **路径问题**： - 使用相对路径（如 `../data/file.hex`）或绝对路径。 - 仿真器工作目录需包含文件。 3. **综合与实现**： - 在 FPGA 流程中（如 Xilinx Vivado），`$readmemh` 会被综合为 BRAM 的初始内容[^1]。 - 需确保综合工具支持该语法。 --- ### 完整代码示例 ```verilog module ram ( input clk, input [9:0] addr, output reg [7:0] rd_data ); reg [7:0] mem [0:1023]; // 1K x 8 存储器 initial $readmemh("init_data.hex", mem); // 初始化 always @(posedge clk) rd_data <= mem[addr]; // 读取逻辑 endmodule ``` --- ### 相关问题 1. `$readmemh` 和 `$readmemb` 有何区别？ 2. 如何在 FPGA 综合后验证 BRAM 的初始化数据是否正确？ 3. 如果数据文件行数超过存储器深度会发生什么？ 4. 如何为不同地址范围加载多个数据文件？ [^1]: 其中，`$readmemh` 是 Verilog 中用于读取 .COE 文件的命令，`INIT_BRAM.coe` 为初始化文件的文件名，`mem` 为存储器实例名，`addr` 表示地址。 [^2]: 数据文件必须是 ASCII 文本文件，每一行表示 RAM 中的一个地址，文件中数据应用 2 进制或 16 进制表示，不能混合使用，除了数据外不能有其它任何内容。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

壹零捌

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值