XILINX FPGA
文章平均质量分 55
十一1024
某工程师
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
xilinx 12bit xadc调试
最重要的还是要看官方的数据手册开始正文1 找到IPIP 的配置很简单:第一页:本页配置说明:1 使用DRP端口读取数据2 使用连续模式采集数据,即不停的按照一定的频率去采集ADC数据3 数据采集通道数据 ,即xadc可以按照一定的顺序依次采集我们要求采集的参数,比如温度 电压1 ,电压3 ...4 DRP时钟为 100 m,去掉了复位信号第二页,ADC_SETup,默认就可以。第三页ALARMS ,设置一些警告,如果不需要,去掉...原创 2021-08-18 10:44:09 · 2618 阅读 · 0 评论 -
VIVADO Verilog 头文件添加方法
有3种方法1 :Set the include.v file as global included and set its file_type to "Verilog Header".If file_type is not set to Verilog Header, the include file will be treated as an ordinary Verilog filewhich can be referred by the other Verilog files an..原创 2021-08-18 10:31:56 · 11903 阅读 · 0 评论 -
xilinx mmcm输出时钟动态相位移动
xilinx的时钟动态相位移动需要使用MMCM,同时使能 ps ,设置如下:其输入端口为psclk ,psen ,psincdec ,输出psdondepsen每拉高一个psclk时钟,就相位就会变化1个tap,然后12个psclk时钟之后,psdone拉高,表示设置成功。1个tap为相位移动时钟的VCO周期的56分之1.举例:VCO时钟为1250Mhz ,那么1个tap的算法为: 1 000 000 000 000(ps)/1250 000 000 /56 = 14..原创 2021-08-18 10:26:07 · 4496 阅读 · 1 评论
分享