qq_34233146的博客

原创 axiS接口的FIFO

原创 2021-11-13

SDRAM控制器设计思路寄存器传输级示意图数据输入分为外存和IO设备进入数据，首先进入到寄存器簇文件，多路复选器进入ALU处理部分，时序逻辑的reg可以保存中间数据，每当完成一个关键功能会有一个标志位并进入下一个状态reg，控制器会更新状态reg，输出控制信息或者数据，控制前面不同分时模块的使能或者授权。正向设计思路一般为已经制定好CPU的设计目标和思路，划分数据通路，画出对应的组件reg级别的进行拼接，例如ALU组件的RTL，最后，通过控制器控制数据的流动，一般以熟悉的IP软核直接连接。![在这里

原创 金融黑洞理论

信息的度量单一离散信息的自信息量，一个信息出现的概率为p，则这一信息包含的信息量i，i=-lga p信息熵，实际上离散信源发出的不是单一信息，而是多个信息（或符号的集合）。例如，经过数字化的黑白图像信号，每个像素可能有256种灰度，这256种灰度可由0～255总共256个不同的符号来表示。在这种情况下，我们希望计算出每个消息或符号能狗给出的平均信息量。H=-e plog2 p 这同热力