FPGA学习笔记
关注
分享
扫一扫
文章平均质量分 79
苦岸
FPGA
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
AXI-uartlite IP核快速使用
文章目录AXI-uartlite IP核简介IP核用户接口端口描述AXI-Lite接口基本使用发送地址或数据读数据AXI-uartlite IP核寄存器介绍简单的AXI-uartlite控制模块本文属于使用经验总结，未尽之处不必纠结AXI-uartlite IP核简介AXI-uartlite 是Xilinx提供的驱动串口的IP核，用AXI-Lite总线接口和用户进行交互，速度根据不同的芯片调...原创 2020-04-29 14:15:37 · 11113 阅读 · 1 评论 -
SystemVerilog系统函数的使用
$display$display("...格式控制符...",var_name);格式控制：打印数据所占字符宽度是系统自动分配的，例如想要打印一个12bit的数，打印结果根据格式控制符自动分配位宽，十六进制的用三位（FFF），十进制的用四位（4095）。module printval; reg [11:0] r1; initial begin r...原创 2019-12-15 13:07:27 · 3461 阅读 · 1 评论 -
SystemVerilog学习笔记——数据类型
目录数据类型基本数据类型整数数据类型枚举类型用户自定义类型数组静态数组与压缩数组动态数组关联数组队列字符串数据类型基本数据类型time 64位整数，默认单位为秒real 来自Verilog，就如C的double类型，64位shortreal 来自C的float类型，32位string 可变长度...原创 2019-12-14 12:22:19 · 2482 阅读 · 0 评论 -
AHB总线的基础理论
AHB总线结构如图所示： 信号列表： 仲裁信号 在一次 AMBA AHB 传输开始之前总线主机必须被授予访问总线。这个过程开始于总线主机向仲裁器断言一个请求信号。仲裁器指示主机何时能够被授予使用总线。被授权的总线主机通过驱动地址和控制信号来发起一次 AMBA AHB 传输。这些信号提供关于地址、方向和传输宽度的信息，以及表示传输类型是否为一次突发...原创 2019-11-13 13:00:15 · 2234 阅读 · 0 评论 -
通信课程-1
串行通信：信息在制定时刻只有一个bit。串行通信是当前主流的通信方式，通信系统的基本构成是“并行”的接收和发送端，加上串行的通信方式。bit字节字帧典型：UART串口通信RS232，约定时钟通信，适合速度较低的情况，因为速度加快时，传输bit的窗口变窄。DLL和PLL：都是锁相环，区别是前者是基于数字抽样的。同步方式：1、约定时钟 2、源时钟同步：发送端和接收端用同一个clk...原创 2019-05-05 16:48:25 · 575 阅读 · 0 评论 -
AMBA总线协议和AHB协议时序分析
outstanding：在主机发出某个命令到从机响应命令的这段时间里是否可以再发新的命令，如果能发新命令就称为支持outstanding。如图所示，三级流水线，当在D2期间发生中断复位等操作，系统需要等待两个时钟周期以保证D2的正常发送，流水线越长，处理中断或复位时等待的时间越长，因此流水线并不是越长越好。总线握手思想：主机valid，从机ready同时有效。...原创 2019-05-10 10:18:30 · 2665 阅读 · 0 评论 -
纠错码（ECC，Error Correction Code）之汉明码
汉明（7，4）码中，全部码长是7位：C7C6C5C4C3C2C1，其中4位原始信息位D与3位奇偶效验位P通过如下方式组成。例如：原始信息码1101通过（7，4）码进行编码为：1100110假设因为线路噪音变为1110110使用上图我们可以准确发现错误：C1组：C7C5C3C1=1110,3个1，该组有错误C2组：C7C6C3C2=1111，4个1，该组没错C4组：C7C...原创 2019-05-07 20:19:58 · 7728 阅读 · 0 评论