- 博客(2)
- 收藏
- 关注
RSS订阅转载 8B10B verilog 实现
首发自https://hifpga.com/%E9%97%AE%E9%A2%98/375998b10_encoder.vmodule encode (datain, dispin, dataout, dispout) ; input [8:0] datain ; input dispin ; // 0 = neg disp; 1 = pos disp output [9:0] dataout ; output dispout ; wire ai =
2021-11-30 15:38:07
1342
1
原创 XILINX ISERDESE2介绍
ISERDESE2 介绍参数配置.DATA_RATE(“DDR”), // DDR,4 6 8, SDR 2 3 4 5 6 7 8 bit wide parallel;.DATA_WIDTH(8), // Parallel data width (2-8,10,14) 数据宽度.DYN_CLKDIV_INV_EN(“FALSE”), // Enable DYNCLKDIVINVSEL inversion (FALSE, TRUE).DYN_CLK_I
2021-03-31 21:23:28
5011
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人