实验二 运算器设计

实验二 运算器设计

一、实验学时

课堂2学时，课后2学时

二、实验目的

1） 熟悉Logisim软件的使用方法。

2） 掌握四位全加器电路实现方法。

3） 掌握八位全加器设计。

三、实验要求

1） 做好实验预习，复习基本数字逻辑电路的原理，掌握实验元器件的功能特性。

2） 按照实验内容与步骤的要求，独立思考，认真仔细地完成实验。

3） 写出实验报告。

四、实验内容

四位并行加法器电路图如下：

图2-1 四位并行全加器电路图

1、请按照给定的电路图在logisim下实现4位2进制全加器仿真电路，并进行功能验证。

2、请在完成第一步的基础上，构建包括溢出、符号、归零、进位等检测功能的四位二进制运算器，具体功能如下示意图所示，请完成Logisim仿真电路搭建及功能验证。

3、利用两个四位二进制运算器，分别实现八位串行加法器、八位并行加法器。

4、用自己学号最后两位数字转化为二进制作为输入，测试两个八位加法器功能。记录各输出端结果。

五、实验步骤

5.1 四位并行加法器（并行进位）

并行加法器中的串行进位中，由于进位是逐位形成的，每一级的进位直接依赖于前一级的进位，这就是串行进位的表达方式。而为了提高并行加法器的运算速度，必须解决进位传递的问题。让各级进位传递同时形成。

在串行进位中，引入了两个中间变量P和G。

为了方便计算C，两个中间变量P和G。代表进位传递函数和产生函数，即

利用这两个变量再加上C₀就可以计算出任意的C_n+1如

而在并行进位中，为了让各级进位传递同时形成，可以将各级公式变化成如下：

由公式可知，四位加法器的各位进位输出信号只跟产生函数G_i和进位传递函数P_i和最低进位C₀可以算出。而G_i和P_i又由上面的公