Alientek I.MX6UL Linux-第十六章主频和时钟配置实验

  I.MX6U的系统主频为528MHz,有些可以跑到696Mhz,默认内部boot rom会将I.MX6U的主频设置为396Mhz。

7路PLL时钟源

  这7组时钟源都是从24MHz晶振PLL而来的,结构如下图所示:
在这里插入图片描述

初级PLLs时钟源生成图

  ARM_PLL(PLL1):供ARM内核使用的,ARM内核时钟就是由此PLL生成的,此PLL通过编程最高可倍频到1.3GHz。
  528_PLL(PLL2):也叫做System_PLL,是固定的22倍频,不可编程修改。PLL时钟=24MHz22=528MHz。此PLL分了4路,分别是: PLL2_PFD0~PLL2_PFD3,这4路PFD和528_PLL共同作为其他很多外设的根时钟源。
  USB1_PLL(PLL3):主要用于USBPHY,此PLL也有四路PFD,为PLL3_PFD0~PLL3_PFD3,USB1_PLL是固定的20倍频,因此USB1_PLL=24MHz
20=480MHz。USB1_PLL虽然主要用于USB1PHY,但是也可以作为其他外设的根时钟源。
emsp; USB2_PLL(PLL7):供USB2PHY使用,固定为20倍频,即480MHz。
emsp; ENET_PLL(PLL6):固定为20+5/6倍频,即500MHz,用于生成网路所需的时钟,可以在此基础上生成25/50/100/125MHzde网络时钟。
emsp; VIDEO_PLL(PLL5),此路用于显示相关的外设,比如LCD,此路PLL的倍频还可以调整,PLL的输出范围在650MHz~1300MHz,此路PLL在最终输出的时候进行分频,可选1/2/4/8/16。
emsp; AUDIO_PLL(PLL4):此路PLL用于音频相关的外设,此路PLL的倍频可以调整,PLL的输出范围同样也是650MHz~1300MHz,此路PLL在最终输出的时候也可以进行分频,可选择1/2/4分频。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值