- 博客(2)
- 收藏
- 关注
RSS订阅原创 【无标题】
FPGA面试题 居中的图片: verilog程序 module data_tx( input [7:0]pdata, input clk, // 20M input reset, input trig, output reg txd ); parameter IDLE = 2'b00; parameter START = 2'b01; parameter DATA_TX = 2'b10; reg cnt; reg [1:0]state; reg [3:0]bit_cnt;
2022-01-18 08:55:39
136
原创 2021-09-14
verilog 编写一个0 1 2 3 3 2 1 0输出的循环计数器 Verilog 程序 module cnt_cycle ( input clk, input rst_n, input start, output reg[1:0]dout ); reg [1:0]cnt; reg state; always@(posedge clk or negedge rst_n)begin if (!rst_n) dout <= 'd0; else if (start)
2021-09-14 23:59:29
117
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人