verilog初识
关注
分享
扫一扫
文章平均质量分 74
qiuzy_666
这个作者很懒，什么都没留下…
展开
-
状态机verilog例程
状态机，verilog实例原创 2023-09-27 16:24:17 · 445 阅读 · 0 评论 -
系统任务$monitor,$time,$realtime,$finish,$stop,$readmemb,$readmemh,$random,`define,`include,`timescale
系统任务$monitor,$time,$realtime,$finish,$stop,$readmemb,$readmemh,$random,`define,`include,`timescale原创 2023-09-25 21:36:23 · 330 阅读 · 1 评论 -
verilog初识-系统任务$display,$write,$fopen,$fdisplay,$fclose,$strobe
verilog,$display,$write,$fopen,$fdisplay,$fclose,$strobe原创 2023-09-25 16:08:56 · 1403 阅读 · 1 评论 -
verilog初识-initial、always、task、function、递归函数automatic
verilog-initial、always、task、function、递归函数automatic原创 2023-09-25 10:52:34 · 1614 阅读 · 1 评论 -
verilog初识-条件语句、循环语句、块语句
verilog-条件语句if_else、循环语句case_endcase、块语句initial,begin_end,always原创 2023-09-23 22:33:50 · 1461 阅读 · 1 评论 -
verilog-模块的结构、数据类型、变量、基本运算符号、赋值语句和块语句
verilog-模块(module)的结构、数据类型、变量(wire,reg,memory)和基本运算符号，块语句，赋值语句原创 2023-09-22 22:14:09 · 1537 阅读 · 1 评论 -
verilog模块的基本概念-模块示例
verilog模块示例，module... endmodule原创 2023-09-22 14:36:02 · 187 阅读 · 1 评论