- 博客(2)
- 收藏
- 关注
RSS订阅原创 verilog语法入门
首先，Verilog是硬件描述语言，通过描述硬件，生成电路。Verilog - hdl 语法相对宽松，但相对来说不适合大型项目Verilog有设计语言（30%）和测试语言（70%）。代码经综合器解释后转化成电路，这个综合器就是 quartus , vivado等开发工具。每个Verilog代码文件通常以模块（module）开始和结束。模块是Verilog代码的基本构建块，可以包含输入、输出和内部信号的定义。这里将模块命名water_led定义了4个输入，1个输出。
2024-11-14 20:55:54
945
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人