(原创)产生AM调幅信号的DDS——VHDL

最新推荐文章于 2025-07-22 12:37:11 发布

原创

最新推荐文章于 2025-07-22 12:37:11 发布 · 3.4k 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#vector #signal #integer #module #c #library

本文档展示了如何使用VHDL通过直接数字频率合成(DDS)技术来生成AM调幅信号。代码中包含了两个加法器过程（Acc_1, Acc_2），用于累加输入的频率数据，并将结果转换为地址信号，然后查找正弦表以生成调幅信号。" 127417904,5750663,动态规划解华为机试玩牌高手问题,"['算法', '动态规划', '华为机试', '编程语言', 'Java', 'JavaScript', 'Python', 'C语言']

library ieee;
use ieee.std_logic_1164.all;
use IEEE.numeric_std.all;
USE IEEE.std_logic_unsigned.ALL;
use ieee.std_logic_arith.all;
-- -----------------------------------------------
Entity amdds_module is
-- -----------------------------------------------
Port
(
CLK : in std_logic;
Freq_Data_1 : in std_logic_vector (31 downto 0);
Freq_Data_2 : in std_logic_vector (31 downto 0);
Dout : out std_logic_vector (7 downto 0)
);
end amdds_module;
-- -----------------------------------------------
Architecture RTL of amdds_module is
-- -----------------------------------------------
signal Address_1 : std_logic_vector(7 downto 0);
signal Address_2 : std_logic_vector(7 downto 0);
signal Accum_1 : std_logic_vector (31 downto 0);
signal Accum_2 : std_logic_vector (31 downto 0);
begin
--------

最低0.47元/天解锁文章