[SystemVerilog] Generate

于 2025-04-26 09:00:00 发布
阅读量875 收藏 27
点赞数 18
CC 4.0 BY-SA版权
分类专栏： SystemVerilog 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qaz178889322/article/details/147466532

SystemVerilog Generate用法详解

在SystemVerilog中，generate语句是一种强大的构造，用于在编译时动态生成硬件描述代码。它允许设计者在模块例化、信号声明或其他结构中根据条件或循环动态生成代码，从而提高代码的灵活性和复用性。generate语句特别适合参数化设计、规律性结构的实现以及条件化硬件生成。本文将详细介绍SystemVerilog中generate的各种用法，包括基本语法、generate-for循环、generate-if条件、generate-case选择以及嵌套使用，并提供示例代码和最佳实践。

1. Generate语句概述

generate语句在SystemVerilog中用于在编译时生成硬件结构，而不是在运行时动态改变硬件。它与常规的Verilog代码不同，generate块的执行发生在代码解析和综合阶段，生成的硬件是静态的。generate语句常用于：

  • 动态创建模块例化。
  • 根据参数或条件生成不同的硬件结构。
  • 实现规律性结构（如数组化的模块实例）。
  • 提高代码的可配置性和复用性。

基本语法

generate语句通常包含在generate和endgenerate关键字之间，内部可以包含以下构造：

  • generate-for：循环生成结构。
  • generate-if：条件生成结构。
  • generate-case：基于选择生成结构。

此外，generate块中可能使用genvar变量，用于控制循环。

2. Generate-For循环

generate-for循环用于重复生成相同的硬件结构，常用于创建多个模块实例或信号连接。

语法

genvar var_name;
generate
  for (var_name = start; var_name < end; var_name++) begin : label
    // 硬件描述代码
  end
endgenerate
  • genvar：专门用于generate循环的变量，仅在编译时有效。
  • label：为每个循环生成块提供唯一标识，类似于命名空间。
  • start和end：循环的起始和结束条件。

示例：多位加法器

假设需要生成4个4位加法器实例：

module adder (
  input logic [3:0] a, b,
  output logic [3:0] sum
);
  assign sum = a + b;
endmodule

module top (
  input logic [3:0] a [0:3], b [0:3],
  output logic [3:0] sum [0:3]
);
  genvar i;
  generate
    for (i = 0; i < 4; i++) begin : adder_loop
      adder u_adder (
        .a(a[i]),
        .b(b[i]),
        .sum(sum[i])
      );
    end
  endgenerate
endmodule

说明：

  • genvar i定义循环变量。
  • adder_loop为每个实例提供唯一标签。
  • 每个adder实例连接到数组a[i]、b[i]和sum[i]。
  • 生成了4个独立的adder实例。

注意：

  • genvar变量只能用于generate循环，不能用于运行时逻辑。
  • 循环范围必须在编译时确定。

3. Generate-If条件

generate-if用于根据条件生成不同的硬件结构，类似于Verilog中的if语句，但作用于编译时。

语法

generate
  if (condition) begin : label
    // 硬件描述代码
  end
  else begin : else_label
    // 其他硬件描述代码
  end
endgenerate
  • condition：必须是编译时可确定的表达式（如参数或常量）。
  • label和else_label：为生成的块提供唯一标识。

示例：条件选择加法器

根据参数选择例化快速加法器或普通加法器：

module fast_adder (
  input logic [3:0] a, b,
  output logic [3:0] sum
);
  // 假设为快速加法器实现
  assign sum = a + b;
endmodule

module adder (
  input logic [3:0] a, b,
  output logic [3:0] sum
);
  assign sum = a + b;
endmodule

module top #(
  parameter USE_FAST_ADDER = 1
) (
  input logic [3:0] a, b,
  output logic [3:0] sum
);
  generate
    if (USE_FAST_ADDER) begin : fast_adder_block
      fast_adder u_adder (.a(a), .b(b), .sum(sum));
    end else begin : regular_adder_block
      adder u_adder (.a(a), .b(b), .sum(sum));
    end
  endgenerate
endmodule

说明：

  • 参数USE_FAST_ADDER决定例化fast_adder或adder。
  • fast_adder_block和regular_adder_block为生成的模块提供命名空间。
  • 条件在编译时解析，仅生成一种硬件结构。

注意：

  • generate-if的条件必须是静态的，不能依赖运行时信号。
  • 建议为每个分支提供明确的标签以提高可读性。

4. Generate-Case选择

generate-case允许根据多个条件选择生成不同的硬件结构，类似于Verilog中的case语句。

语法

generate
  case (expression)
    value1: begin : label1
      // 硬件描述代码
    end
    value2: begin : label2
      // 其他硬件描述代码
    end
    default: begin : default_label
      // 默认硬件描述代码
    end
  endcase
endgenerate
  • expression：编译时确定的表达式。
  • value1, value2：匹配的值。
  • label1, label2：每个分支的命名空间。

示例：根据位宽选择加法器

根据参数WIDTH选择不同位宽的加法器：

module adder_4bit (
  input logic [3:0] a, b,
  output logic [3:0] sum
);
  assign sum = a + b;
endmodule

module adder_8bit (
  input logic [7:0] a, b,
  output logic [7:0] sum
);
  assign sum = a + b;
endmodule

module top #(
  parameter WIDTH = 4
) (
  input logic [WIDTH-1:0] a, b,
  output logic [WIDTH-1:0] sum
);
  generate
    case (WIDTH)
      4: begin : adder_4bit_block
        adder_4bit u_adder (.a(a), .b(b), .sum(sum));
      end
      8: begin : adder_8bit_block
        adder_8bit u_adder (.a(a), .b(b), .sum(sum));
      end
      default: begin : default_block
        adder_4bit u_adder (.a(a), .b(b), .sum(sum));
      end
    endcase
  endgenerate
endmodule

说明：

  • 参数WIDTH决定例化adder_4bit或adder_8bit。
  • default分支确保未匹配情况下的硬件生成。
  • 每个分支使用唯一标签（如adder_4bit_block）。

注意：

  • generate-case的表达式和匹配值必须在编译时可确定。
  • 提供default分支以处理未定义情况，增强代码健壮性。

5. 嵌套Generate语句

generate语句可以嵌套使用，结合generate-for、generate-if和generate-case实现复杂的硬件生成逻辑。

示例：嵌套生成多级加法器

生成一个多级加法器数组，根据参数选择加法器类型：

module top #(
  parameter NUM_ADDERS = 4,
  parameter USE_FAST_ADDER = 1
) (
  input logic [3:0] a [0:NUM_ADDERS-1], b [0:NUM_ADDERS-1],
  output logic [3:0] sum [0:NUM_ADDERS-1]
);
  genvar i;
  generate
    for (i = 0; i < NUM_ADDERS; i++) begin : adder_loop
      if (USE_FAST_ADDER) begin : fast_adder_block
        fast_adder u_adder (.a(a[i]), .b(b[i]), .sum(sum[i]));
      end else begin : regular_adder_block
        adder u_adder (.a(a[i]), .b(b[i]), .sum(sum[i]));
      end
    end
  endgenerate
endmodule

说明：

  • 外层generate-for生成NUM_ADDERS个加法器实例。
  • 内层generate-if根据USE_FAST_ADDER选择加法器类型。
  • 嵌套标签（如adder_loop和fast_adder_block）确保命名唯一。

注意：

  • 嵌套generate语句可能增加代码复杂性，需保持清晰的层次结构。
  • 使用有意义的标签以便于调试和综合。

6. Generate与参数化设计的结合

generate语句常与参数化模块结合使用，通过参数控制生成的硬件结构，提高代码复用性。

示例：参数化位宽的加法器数组

module adder #(
  parameter WIDTH = 4
) (
  input logic [WIDTH-1:0] a, b,
  output logic [WIDTH-1:0] sum
);
  assign sum = a + b;
endmodule

module top #(
  parameter NUM_ADDERS = 4,
  parameter WIDTH = 4
) (
  input logic [WIDTH-1:0] a [0:NUM_ADDERS-1], b [0:NUM_ADDERS-1],
  output logic [WIDTH-1:0] sum [0:NUM_ADDERS-1]
);
  genvar i;
  generate
    for (i = 0; i < NUM_ADDERS; i++) begin : adder_loop
      adder #(.WIDTH(WIDTH)) u_adder (
        .a(a[i]),
        .b(b[i]),
        .sum(sum[i])
      );
    end
  endgenerate
endmodule

说明：

  • 参数NUM_ADDERS控制加法器数量，WIDTH控制位宽。
  • generate-for循环生成多个参数化的adder实例。
  • 每个实例通过#(.WIDTH(WIDTH))传递参数。

优点：

  • 参数化结合generate实现高度可配置的设计。
  • 减少重复代码，提高维护性。

7. Generate语句的高级用法

7.1 生成信号声明

generate不仅限于模块例化，还可以生成信号声明、赋值语句等。例如：

module top #(
  parameter NUM_SIGNALS = 4
) (
  input logic clk,
  input logic [3:0] data_in [0:NUM_SIGNALS-1],
  output logic [3:0] data_out [0:NUM_SIGNALS-1]
);
  genvar i;
  generate
    for (i = 0; i < NUM_SIGNALS; i++) begin : reg_loop
      logic [3:0] reg_data;
      always_ff @(posedge clk) begin
        reg_data <= data_in[i];
      end
      assign data_out[i] = reg_data;
    end
  endgenerate
endmodule

说明：

  • generate-for为每个信号生成一个寄存器reg_data。
  • 每个寄存器连接到对应的data_in[i]和data_out[i]。
  • 生成了多个独立的寄存器逻辑。

7.2 条件信号连接

使用generate-if动态生成信号连接逻辑：

module top #(
  parameter BYPASS = 0
) (
  input logic [3:0] a, b,
  output logic [3:0] result
);
  generate
    if (BYPASS) begin : bypass_block
      assign result = a;
    end else begin : adder_block
      adder u_adder (.a(a), .b(b), .sum(result));
    end
  endgenerate
endmodule

说明：

  • 参数BYPASS决定是直接输出a还是通过加法器计算。
  • generate-if动态选择信号连接方式。

8. 注意事项与最佳实践

  1. 命名规范：

    • 为每个generate块提供有意义的标签（如adder_loop、fast_adder_block）。
    • 使用一致的命名约定，方便调试和综合。

  2. genvar使用：

    • genvar仅用于generate循环，不能用于运行时逻辑。
    • 确保genvar范围在编译时可确定。

  3. 条件表达式：

    • generate-if和generate-case的条件必须是静态的（如参数或常量）。
    • 提供default分支（对于generate-case）以处理未定义情况。

  4. 代码可读性：

    • 避免过多嵌套generate语句，以免代码难以维护。
    • 在复杂generate块中添加注释，说明生成逻辑。

  5. 综合工具兼容性：

    • 确保generate语句符合目标综合工具的语法要求。
    • 验证生成的硬件结构是否符合预期。

  6. 调试与验证：

    • 使用仿真工具检查generate生成的硬件行为。
    • 验证所有条件分支和循环生成的正确性。

  7. 参数化结合：

    • 结合参数化模块和generate语句，提高代码复用性。
    • 确保参数值清晰且易于配置。

9. 总结

SystemVerilog的generate语句为硬件描述提供了强大的动态生成能力，涵盖generate-for循环、generate-if条件、generate-case选择以及嵌套使用等功能。通过合理使用generate，设计者可以实现参数化、规律性和条件化的硬件结构，从而提高代码的灵活性和复用性。遵循最佳实践并结合具体设计需求选择合适的generate用法，能够显著提升设计效率和代码质量。

10. 设计工具推荐

  • SZ901：
    SZ901 是一款基于XVC协议的FPGA网络下载器。
    • 最高支持53M
    • 支持4路JTAG独立使用
    • 支持端口合并
    • 支持国产FLASH烧写
    • 下载器无限扩展
    • 配备专属程序固化软件，一键烧写，能大大减小程序固化时间！
（151）SystemVerilog[generate_for例化]
m0_46498597的博客
04-02 645
第一，SystemVerilog简称为SV语言，是一种相当新的语言，它建立在Verilog语言的基础上，是 IEEE 1364 Verilog-2001 标准的扩展增强，兼容Verilog 2001，将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来，并新近成为下一代硬件设计和验证的语言。第二，SystemVerilog是Verilog语言的拓展和延伸。
【SystemVerilog】generate block
IC Beginner的博客
05-07 1233
generate block有点类似for循环，可以减少重复代码。比for高级的地方在于，for只能用在普通的不同index信号的赋值，而generate还可以用于多个module、always、function、task、assign、case、if等等更复杂语句的创建。 语法格式不难，看下面的例子： 效果等同于 ...
systemverilog的genvar
最新发布
m0_71354184的博客
02-07 441
在 SystemVerilog 中，genvar是一个非常重要的关键字，主要用于生成块（generate block）的循环结构中当需要创建多个相同或相似的模块实例时，可以使用genvar配合生成块的循环结构来实现批量实例化，避免手动重复编写大量相似的实例化代码，提高代码的可维护性和可读性。genvar用于声明一个整数类型的变量，这个变量专门在生成块的循环中作为索引使用。生成块允许在编译时（elaboration）根据条件或者循环来实例化模块、接口、连续赋值语句等硬件结构，而genvar。
systemverilog中的generate constructs
m0_38037810的博客
10-22 3321
0. 介绍 generate构建是用来例化一个或者多个generate block；generate block可以是module item、一段语句或者嵌套的generate block。但不能有端口声明。 generate 调度是在elaboration阶段，而不是在simulation。generate scheme的结果在simulation之前就确定了。所有在gene...
system Verilog 中generate语法的灵活使用、例化多个模块
yindq1220的博客
03-16 1万+
一、generate语法举例 generate genvar i; for(i=0;i<=9;i=i+1) begin assign D[i] = A[i]; end endgenerate 上述语句实现将assign D[0]=A[0];assign D[1]=A[1];assign D[2]=A[2];···...
Verilog中generate用法
03-18
Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，function，continous assignment，initial和always。在generate语句中可以引入if-else和case语句，根据条件不同产生不同的实例化。 用法： 1. generate语法有generate for, genreate if和generate case三种 2. generate for语句必须有genvar关键字定义for的变量 3. for 的内容必须加begin和end 4. 必须给for语段起个名字
systemverilog generate
04-06
systemverilog generate是一种用于生成Verilog代码的特殊语法。它可以根据某些条件或参数，自动生成不同的代码结构，从而减少手工编写Verilog代码的工作量。使用generate可以使代码更清晰、易于维护，还可以提高代码...
systemverilog generate for
02-07
### SystemVerilog Generate For Usage Example and Explanation In SystemVerilog, `generate` constructs allow conditional or repeated instantiation of modules or generation of procedural statements ...
【芯片设计- RTL 数字逻辑设计入门 5.10 -- generate_for 和 for】
CodingCos的博客
02-08 1089
genrate for 和 C 代码中的 for 循环不一样，C 代码中的for 循环语句是串行执行的，generate for 的语句是并行执行的。forever 语句表示永久循环，不包含任何条件表达式，一旦执行便无限的执行下去，系统函数 $finish 可退出。从波形的输入信号 data_in 和 输出信号 data_out 可以看到，成功的完成了对输入信号的位置换。常数循环次数的for循环是唯一可以被综合成电路的循环。引起的，所以在coding 的时候一定需要检查清楚。：8bit位宽的无符号数。
SystemVerilog应用笔记
kaizigege521的博客
11-10 1457
SystemVerilog应用笔记
搞定Verilog中的generate ，参数传递，for的用法
08-05
新工作第一天，看了看别人的代码，发现自己对于Verilog语言还是有很多不清晰的地方，谨以此篇博客。希望自己能够搞清楚一些不清晰地东西。即使将来忘了回过头来再看看也能够马上回忆起来。废话结束。上正文。
System Verilog与verilog的对比
04-20
system verilog与verilog的区别，也讲了开发时的注意事项
verilog与数字系统仿真——generate批量控制代码生成
weixin_45672194的博客
02-08 665
2、此例中“full_adder_1bit”是模块名，“gen_adder”是循环的名字，在modelsim仿真中此名字生成实例名，见下图，关于“full_adder_1bit_inst”，笔者目前尚不明确该名字的含义，欢迎读者评论区指出。上述例子中，有两个generate语句块，第一个语句块用于批量生成一位全加器，第二个语句块用于将前级的进位值连接至后级的输入，从而级联出多位加法器。3、对于“co2ci”，此名同样是循环名字，同样可以省略，注意，省略时前方的“：”也要去掉。
SystemVerilog的基本语法和流水的实现
m0_74112520的博客
06-03 1247
SystemVerilog中的模块（module）定义与Verilog类似，但增加了一些新的结构。
Verilog中的批处理generate和缩减运算符
诛诸的博客
10-13 3021
最近在写贪吃蛇程序时遇到了一个问题，贪吃蛇的每节参数必须全部定义，相当于一个结构体，里面有坐标和方向，当我想把贪吃蛇的长度从2节变为多节时，遇到了一个很大的问题，虽然后面每节的代码和前面的近似，但是代码量巨大，一个一个复制会非常麻烦，于是经过查资料后，发现generate语句是个不错的东西。在body结构体中，每次移动 body1_x <= head_x; body1_y <= hea
System Verilog语法基础要点
weixin_45837586的博客
03-22 3087
sv的基本语法
Verilog基础语法（7）之generate块
m0_51965113的博客
05-06 4679
generate if中的条件必须是参数，这是很重要的一点，初学者容易误用，例如将generate if()，括号内给一个变量，根据其值选择执行哪一块语句。（2）for只能用在always块里面，generate for可以做assign赋值，用always块话，always写在generate for里；C语言的for里面的语句是串行顺序执行，而verilog的for内的语句实际是并行的，只是为了写代码方便才用for对多个同样的结构赋值。对应的，always块内的变量要声明成reg类型。
Verilog中generate的使用
热门推荐
yh13572438258的博客
11-15 3万+
Verilog中的generate语句常用于编写可配置的、可综合的RTL的设计结构。它可用于创建模块的多个实例化，或者有条件的实例化代码块。然而，有时候很困惑generate的使用方法，因此看下generate的几种常用用法。 generate的结构类型 我们常用generate语句做三件事情。一个是用来构造循环结构，用来多次实例化某个模块。一个是构造条件generate结构，用来在多个块之间最多选择一个代码块，条件generate结构包含if--generate结构和case--generate形式。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值