pumpkincorn的专栏

原创 verilog 语言[N:0]和[0:N]定义变量方法、比较大小以及不定值x用于if语句中的处理

为了搞清楚verilog [N:0]和[0:N]两种定义变量的区别，以及测试代码对不定值x的处理（x是有时当作1处理，有时当作0处理，还是既不做零也不做1处理）写了如下的测试代码module HL_order; reg [4:0] A; reg [0:4] B; reg [4:0] data; reg C;initial beg