pplIN2002-优快云博客

原创 E203 保存请求属性和ICB事务标志

这段Verilog代码实现了RISC-V处理器取指单元中的请求属性保存逻辑。主要功能包括：1) 根据输入的lane_same、lane_cross和lane_holdup信号，判断请求类型（需要0/1/2个微操作）；2) 在请求握手时将这些判断结果保存到寄存器中；3) 记录ICB事务的目标存储器类型（ITCM或外部存储器）。这些保存的标志将在后续的指令获取和处理阶段使用，确保正确执行跨边界指令和存储器访问。代码通过参数化设计支持可配置的ITCM和外部存储器接口。

2026-03-02 14:32:09 738

原创 E203 下一状态选择的代码 icb_state_nxt

这段Verilog代码实现了一个one-hot多路选择器，用于状态机的下一状态选择。代码通过重复操作符将1位状态退出信号扩展为N位掩码，再与对应状态值进行位与操作，最后通过位或组合所有可能的下一状态。这种设计采用并行选择而非优先级判断，硬件实现高效且延迟小。关键在于各状态退出信号必须互斥，确保任何时候只有一个条件为真。该结构比等效的if-else或case语句更简洁，适合RTL设计中的状态机控制逻辑。

2026-03-02 11:05:26 54

原创 E203 为什么用 `ifu_req_pc[2:1]` 来判断64位数据宽度的跨边界情况

为什么用 `ifu_req_pc[2:1]` 来判断64位数据宽度的跨边界情况

2026-02-28 16:37:54 382

原创 Deepseek 解析16650串口初始化代码

波特率除数计算作用：计算波特率分频值。公式为 divisor = 时钟频率 / (波特率 × 16)，符合UART标准波特率生成方法。注意：需确保 uart16550_clock 和 UART_DEFAULT_BAUD 的值正确，避免除法截断错误。关闭中断// 关闭所有中断作用：禁止UART所有中断（IER寄存器的所有位清零），防止初始化过程中意外中断触发。

2025-02-21 10:08:18 1116

原创实验笔记 3.14.3 实验3-3 memcpy()函数的实现

x/32xb 0x80200000 读取内存地址的值。x/32xb 0x80210000 读取内存地址的值。

2024-06-05 16:43:51 300

原创实验笔记 3.14.2 实验3-2 PC相对寻址

执行第31行后，将t0寄存器的值偏移-2048(-0x800)，加载到t1。e) b pc_related_test（设置断点，图1第28行）f) layout regs (打开register视图）a) 另开一个terminal。

2024-06-05 10:42:03 266

原创实验笔记 3.14.1 实验3-1熟悉加载指令

e) b load_store_test（设置断点，图1第6行）f) layout regs (打开register视图）执行第11行后，将a0寄存器的值偏移16，加载到t0。a) info line 8，得到address。a) 另开一个terminal。

2024-06-04 17:16:30 459

原创 x/nfu－用gdb查看内存

可取如下值：x 按十六进制格式显示变量。d 按十进制格式显示变量。u 按十进制格式显示无符号整型。o 按八进制格式显示变量。t 按二进制格式显示变量。a 按十六进制格式显示变量。i 指令地址格式c 按字符格式显示变量。f 按浮点数格式显示变量。

2024-06-04 14:50:12 295

原创 UVM实战 2.5.2代码修改

UVM 实战代码清单2-7616行，等待时间修改原文为#100时间到了后，my_model,my_monitor, my_scoreboard还没有打印信息，已经被强制结束。增加时间到400，打印信息被完整打印。

2024-03-05 14:52:42 428 1

原创 UVM 实战 2.3.2 & 2.3.3 my_driver & my_monitor代码对比

UVM 实战代码清单2-24代码清单2-29代码对比。更新队列操作注解。@20240603

2024-02-23 17:52:38 834

原创 UVM 实战 2.2.1 代码修改

UVM 实战代码清单2-214-15行，while循环不能进入这其实是个time slot调度的问题。rst_n 在赋值为0之前，while读到的是 x。详细原理请参考：1、绿宝书（SystemVerilog验证，测试平台编写指南），4.3.5 程序块和时序区域（Timing Region)，P76。2、http://lihuaxi.xjx100.cn/news/1309694.html，详解SystemVerilog中time slot的调度。

2024-01-24 16:19:29 686 1

pplIN2002的博客