- 博客(3)
- 收藏
- 关注
RSS订阅原创 芯片中RS_FEC解码器（RX侧）的协议规范解析
本文详细解析了RS解码器的功能架构与错误处理机制，核心内容包括：解码流程通过提取消息符号实现纠错，支持两种PHY类型（纠错能力t=7或15）。系统提供纠错旁路模式以降低延迟，但需遵守特定PHY限制。错误指示机制通过同步头篡改（强制设为11）确保错误数据丢弃，并支持监控统计（8192码字窗口）。特殊设计包括：深度睡眠暂停监控、阈值K的容错冗余设计（CR4/KR4/SR4为417，KP4为6380），以及同步头篡改触发PCS丢弃机制。该分层架构兼顾可靠性（漏报率≤10⁻⁶）与灵活性（可配置旁路模式），满足不同应
2025-06-16 16:37:24
2152
原创 100G RS_FEC中Alignment Marker映射与插入
本文阐述了在RS_FEC编码过程中重新插入对齐标记(AM)的必要性和具体实现方法。主要包含两个关键步骤：首先通过通道分组映射重构对齐标记，保留原始BIP字段并使用固定字节模式简化接收端同步；随后构建4×320矩阵，将20个PCS通道的AM按特定规则组合成1285位向量（含5位交替填充位），并按常规模式每4096个码字或EEE模式下每2个码字的时序插入数据流。该过程确保了FEC保护下对齐标记的正确传输，同时保留了BIP字段在解码后的错误监控功能。
2025-06-16 11:36:07
2050
原创 64/66B编码到256/257B编码的详细实现过程解析
256/257B编码相比传统64/66B编码具有显著优势：1）编码效率提升至99.61%，有效数据吞吐量增加约2.7%；2）与PAM4调制兼容性更好，降低符号间干扰；3）长码字结构增强前向纠错能力。其转换逻辑分三种情况处理输入数据块：全数据块时直接拼接（标志位1）；含控制块时省略部分控制字段（标志位0）；无效同步头时固定错误标识。最终对前5位进行加扰后输出257位数据块。该编码特别适合400GbE/800GbE等高速场景，能显著提升传输效率和信号质量。
2025-05-29 18:32:15
2427
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人