- 博客(42)
- 收藏
- 关注
RSS订阅原创 Android移动应用开发 - 第八章：进阶篇完全攻略
本文介绍了ArrayAdapter、Fragment、Service等高级组件。以ArrayAdapter为例，它作为数据与视图的桥梁，通过按需创建和复用视图来高效展示列表数据。示例代码展示了如何创建水果列表，包括： 准备XML布局文件 初始化ListView控件 创建ArrayAdapter绑定数据源 设置列表项点击事件处理 实现点击后的业务逻辑（如显示Toast提示） 关键点：Adapter类似餐厅传菜员，只加载可见项，优化内存使用。
2025-11-21 02:05:59
707
原创 蓝桥杯单片机0基础教程 - LED流转控制系统(第九届省赛程序设计题)
本文介绍了蓝桥杯第九届单片机省赛的LED流转控制系统设计。该系统包含四种LED流转模式，支持参数配置(400-1200ms)、亮度自适应调节、参数EEPROM存储及数码管人机交互界面。代码实现了按键处理、LED流转控制、PWM调光、EEPROM读写等核心功能，通过状态机管理不同界面模式（待机、设置、亮度调节）。系统综合运用了定时器、ADC采样、IIC通信等技术，展现了单片机开发的典型应用场景。
2025-11-20 08:24:16
1308
原创 Android开发零基础教程 - 第七章：其他控件详解
本章专为零基础学习者设计,系统讲解Android应用中的五大常用控件。核心内容包括:ToolBar工具栏 - 现代化的应用导航栏,支持自定义标题、菜单和功能按钮,是Material Design的重要组成部分，Spinner下拉选择框 - 实现城市、分类等选项选择,通过Adapter适配器绑定数据，Dialog对话框 - 涵盖简单提示、确认、列表选择、单选和多选五种类型,支持自定义布局，ProgressBar进度条 - 展示加载状态和任务进度,使用Handler实现动态更新。
2025-11-20 01:42:37
714
原创 Android开发从零开始 - 第六章：数据存储零基础入门教程
📱 Android数据存储零基础入门教程：让你的App拥有"记忆" 摘要： 本文是Android数据存储的入门指南，介绍了三种核心存储方式及其应用场景： 1️⃣ 文件存储：适合保存图片、文档等大文件，分为内部存储（私密安全）和外部存储（空间大但需权限） 2️⃣ SharedPreferences：轻量级存储，适合保存用户设置等小型配置数据 3️⃣ SQLite数据库：结构化数据存储方案，适合处理大量复杂数据 通过一个记事本App示例，详细演示了如何使用文件存储实现数据的读取和保存功能。
2025-11-19 10:10:43
1072
原创 Android开发从零开始 - 第五章：Activity零基础入门教程
本文是一篇针对Android开发新手的Activity入门教程。教程从零开始讲解Activity的概念、创建方法、生命周期管理以及页面跳转等核心知识。 主要内容包括： Activity基础概念 - 将Activity类比为APP中的不同页面 第一个Activity创建步骤 - 类文件、布局文件与清单注册 Activity生命周期详解 - 六大主要回调方法和使用场景 页面跳转与数据传递 - 实现Activity间的导航与通信 教程采用生活化类比（如将Activity比作房间）和代码示例相结合的方式。
2025-11-18 19:23:43
989
原创 FPGA乒乓操作入门教程——从零开始的实战指南
FPGA乒乓操作实战指南摘要 本文深入讲解了FPGA设计中经典的乒乓操作技术，通过生活类比(餐厅双托盘送餐)直观解释了其核心思想：使用双缓冲区交替读写实现数据连续处理。文章系统介绍了乒乓操作的原理、优势（解决读写冲突、速度不匹配问题）、基本结构和工作流程（两个缓冲区周期性角色互换），并提供了三个实用案例： 基础缓冲模块（串并转换/速率匹配） 图像行缓存（实现2×2滑窗处理） 跨时钟域数据传输方案 教程包含完整的Verilog代码实现、时序图解析和测试验证方法。
2025-11-18 03:47:04
1097
原创 Android零基础入门到放弃：事件处理完全指南
本文介绍了Android事件处理的基础知识，重点讲解了XML定义法实现点击事件。文章以零基础学习者为目标，采用直观的生活类比和清晰的结构化讲解： 基础概念部分： 解释事件处理是"用户操作→系统响应"的过程 列举5种常见事件类型（点击、长按、触摸等） 通过门铃、开关灯等生活场景帮助理解 XML定义法实现： 详细演示在XML中设置onClick属性的方法 强调Activity中响应方法的三个必要条件 展示如何通过View参数操作被点击控件 提供多个按钮共用同一方法的示例 。
2025-11-17 09:14:08
503
原创 FPGA零基础入门：TestBench编写完全指南
本文为FPGA初学者提供了TestBench编写的完整指南。TestBench相当于FPGA设计的虚拟测试场地，能够在下载到硬件前验证设计功能。文章详细讲解了TestBench的四大核心任务：实例化模块、编写激励、观察结果和自动化验证，并给出基本结构示例。重点介绍了时间刻度(timescale)的设置、时钟信号的生成方法、initial语句块的使用技巧，以及$finish、$display等常用系统函数的功能和应用场景。
2025-11-17 00:26:29
1327
原创 蓝桥杯第八届省赛单片机设计完全入门（零基础保姆级教程）
本文提供了一个基于IAP15F2K61S2单片机的电子钟设计教程，面向蓝桥杯第八届省赛参赛者。教程从零基础开始，详细讲解了如何实现电子钟的各项功能，包括： 硬件系统：介绍了IAP15F2K61S2单片机及CT107D竞赛板的各个模块，如数码管、按键、DS1302时钟芯片和DS18B20温度传感器。
2025-11-16 15:24:54
1438
原创 Android入门教程 - 第三章：Android布局全攻略
Android布局基础摘要 本章系统介绍了Android开发的六大核心布局： 1️⃣ LinearLayout：线性布局，支持水平和垂直排列 2️⃣ RelativeLayout：相对布局，通过控件间相对关系定位元素 3️⃣ FrameLayout：帧布局，采用层级叠加显示方式 4️⃣ TableLayout：表格布局，适合数据表格展示 5️⃣ GridLayout：网格布局，实现规则的网格化排列 6️⃣ AbsoluteLayout（已废弃）。
2025-11-16 00:40:51
1294
原创 Android开发入门教程 - 第二章：基本控件详解
摘要：本教程详细讲解Android开发中的7种基础控件使用，包括TextView、EditText、Button、RadioButton等，通过XML布局和Java代码两种方式演示控件创建与操作。重点介绍TextView的文本显示、样式设置及富文本处理技巧，并配有属性速查表和常见问题解答。适合零基础开发者快速掌握Android界面构建基础，预计学习时间3-4小时。后续章节将深入讲解其他控件的使用方法和交互实现。
2025-11-15 05:02:45
986
原创 从零开始理解状态机：C语言与Verilog的双重视角
文章摘要： 本文通过红绿灯实例生动讲解状态机的基本概念（状态、转移条件、输出），并对比C语言与Verilog两种实现方式。在C语言部分，详细展示了如何用枚举定义状态、结构体存储状态数据，以及用switch-case实现状态转换逻辑。Verilog部分则重点说明时钟驱动、并行执行等硬件特性。文章强调了两者的核心差异：软件状态机是顺序执行，而硬件状态机是并行工作。最后通过完整代码示例和流程图，帮助读者从零开始理解状态机在不同领域的设计思路与应用场景。
2025-11-14 21:29:35
1391
1
原创 Android开发从零开始 - 第一章：Android概述与工程项目结构
📱 Android开发入门指南 - 第一章精华摘要 本章亮点： 系统概述：Android是开源的移动操作系统，市场份额超70% 核心架构：四大组件（Activity、Service、BroadcastReceiver、ContentProvider）是Android开发的基石 开发优势：相比iOS开发成本更低，就业前景广阔 关键知识点。
2025-11-14 09:53:16
1682
原创 FPGA模块架构设计完全入门指南
本文介绍了FPGA模块化设计的核心思想与实践方法。主要内容包括： 项目架构设计：通过类比房屋设计，讲解FPGA项目的层次结构，强调模块化、功能单一和接口标准化原则。 模块架构设计：阐述模块的基本结构，包括通信管理、状态机控制、运算逻辑和数据通路四个关键要素。 接口设计：详细说明Verilog模块的输入输出定义方法，以及参数化设计的实现方式。 高级技巧：介绍generate语句的用法，实现模块的批量生成和条件配置。 项目管理：提供代码组织和命名规范建议，保持项目整洁有序。
2025-11-14 09:29:06
846
原创 FPGA零基础入门：Verilog语法攻略
本文是FPGA和Verilog硬件描述语言的入门指南，适合零基础学习者。主要内容包括：FPGA概念介绍（可编程数字电路芯片）；Verilog与C语言语法对比（控制结构和运算符类似）；Verilog基础语法详解（模块结构、信号类型wire/reg区分、数据表示方法）；关键赋值语句（阻塞/非阻塞的区别）；条件语句和循环语句的硬件实现特点；以及initial和always块的使用场景。文章特别强调新手易混淆的概念，如reg类型实际可能对应组合逻辑，以及for循环会被展开为并行硬件等Verilog特有特性。
2025-11-13 07:57:53
1005
原创 FPGA零基础入门教程——揭开可编程芯片的神秘面纱
FPGA作为一种可编程芯片，其内部结构包含丰富的逻辑资源单元。本教程针对零基础学习者，通过通俗易懂的比喻和实例，详细解析了FPGA的核心组件：可编程逻辑单元（LUT）、触发器/寄存器、多路选择器、存储资源、DSP模块、布线网络、时钟管理单元和I/O接口。文章还介绍了三大主流FPGA厂商及其产品特点，帮助读者建立起FPGA的系统认知框架。通过Verilog代码示例和结构示意图，直观展示了FPGA各功能模块的工作原理及相互关系，为后续深入学习FPGA开发奠定基础。
2025-11-12 08:21:02
924
原创 第六课：仿真进阶与调试技巧
本文重点讲解仿真验证和调试的核心技能。文章通过对比软件开发与硬件设计的调试成本，强调仿真验证在硬件设计中的重要性（一次流片失败可造成数百万损失）。主要内容包括： 渐进式验证的三个层次： 功能仿真（初学者重点） 门级仿真 时序仿真 Verilog调试三大系统任务对比： $display：手动触发，立即执行（可能显示旧值） $monitor：自动监控信号变化 $strobe：延迟打印确保看到更新值 通过计数器案例详解三种调试方法的差异。
2025-11-12 02:45:06
1218
原创 数字电路零基础入门教程
本文为零基础读者讲解数字电路核心概念。首先介绍数字信号与二进制的本质，说明电压高低电平如何表示1和0。详细讲解数据存储单位（bit/Byte）和补码计算，揭示计算机处理负数的原理。重点解析MOSFET晶体管作为电子开关的工作原理，以及AND/OR/NOT/XOR等基本逻辑门的功能与组合应用。最后区分组合逻辑与时序逻辑电路的特点，展示数字电路如何通过简单元件构建复杂功能系统。全文采用大量示意图和类比，帮助读者直观理解抽象的数字电路原理。
2025-11-11 22:05:45
1068
原创 第五课进阶作业详解：从零开始设计简易4位CPU
本文介绍了一个简易4位CPU的设计过程，采用模块化方法将CPU分解为三个核心部件： 1️⃣ ALU模块：实现加减与或运算，根据2位操作码选择不同功能，并输出结果和零标志位。 2️⃣ 寄存器堆：包含4个4位寄存器，支持双端口读取和单端口写入，采用时钟同步设计确保数据安全。 3️⃣ 控制器：（未展开）负责协调各模块工作，按顺序执行指令。
2025-11-11 00:04:33
827
原创 第五课：模块化设计与层次结构
本课介绍Verilog中的模块化设计方法，这是构建复杂数字系统的核心技能。核心内容：模块化优势：提高代码可复用性、易于调试、支持协同开发、层次结构清晰。实例化语法：通过端口连接（推荐按名称连接）将底层模块组装成复杂系统。实战案例：用半加器构建全加器，级联全加器实现4位加法器。参数化设计：使用parameter关键字实现位宽可配置的通用模块层次化实例：数字时钟项目展示如何用分频器、计数器等模块搭建完整系统。
2025-11-10 12:22:54
990
原创 第四课课后练习 - 状态机设计专项训练
本文提供了一段Verilog状态机设计练习的详细指导，重点讲解了简易洗衣机控制器的实现。内容摘要： 练习目标：通过状态机专项训练掌握设计思想和编码技巧，分为基础、进阶和综合应用三个阶段。 关键知识点：包括状态机概念、Moore/Mealy型区别、三段式写法规范以及计时器设计要点。 洗衣机案例： 完整工作流程：待机→进水（3秒）→洗涤（5秒）→排水（2秒）→脱水（3秒）→待机 采用Moore型状态机设计，使用独热码进行状态编码 包含时序控制（1Hz时钟）和输出信号（进水阀、电机等） 实现方法。
2025-11-09 00:12:21
1346
原创 第四课：时序逻辑进阶 - 有限状态机(FSM)设计
本课介绍有限状态机(FSM)——硬件设计的核心思想。状态机本质是"记忆+判断"的电路，用寄存器记住当前状态，根据状态和输入决定下一步动作。重点讲解两种类型：Moore型：输出只看当前状态，逻辑清晰稳定，适合固定时序控制Mealy型：输出同时看状态和输入，响应快速，适合需要即时反馈的场景。三段式写法（业界标准）：第1段时序逻辑负责状态更新，第2段组合逻辑判断下一状态，第3段组合逻辑控制输出，设计五步法：画状态图→状态编码→写状态转移→写转移条件→写输出逻辑。
2025-11-08 21:17:03
913
原创 第三课进阶复习：组合逻辑深入练习 - 基础教程
本文介绍了Verilog组合逻辑设计中的优先级编码器实现。通过8-3优先级编码器的实例，详细讲解了从高位开始检查的优先级判断逻辑设计方法。关键点包括：使用if-else实现优先级判断，必须处理所有输入情况以避免锁存器，以及valid标志的作用。文章提供了完整的代码实现、深度解析和测试验证方法，通过生活化的课堂举手抢答类比帮助理解优先级概念。测试代码验证了不同输入情况下的正确响应，确保设计符合预期功能。
2025-11-07 06:12:58
852
原创 第三课：组合逻辑深入 - 条件选择与多路分支
摘要：本文深入讲解组合逻辑设计，重点对比组合与时序逻辑的区别，介绍always块的两种形态及使用规则。详细解析2选1MUX的三种实现方法（assign、if-else、case），强调组合逻辑必须使用阻塞赋值(=)和完整分支覆盖以避免锁存器问题。通过测试代码示范功能验证方法，帮助掌握组合逻辑设计的关键要点和常见陷阱。
2025-11-06 01:14:59
1253
原创 第二课：时序逻辑入门-零基础FPGA闯关教程
本文介绍了FPGA时序逻辑入门教程的第二课，通过两个趣味项目帮助学习者掌握关键概念： 可调速LED项目 实现按键控制LED闪烁速度（1Hz→2Hz→4Hz循环变化） 重点解决三个关键问题： 按键防抖动（20ms消抖） 边沿检测（仅检测按下瞬间） 状态机实现（记录当前速度档位） 代码实现方法 分模块设计，包含按键消抖模块和主控制模块 使用同步采样、计数器计时等技巧确保信号稳定 通过状态机实现速度档位循环切换 该教程采用生活化类比，配合详细的注释代码，帮助零基础学习者理解时序逻辑设计的基本原理和方法。
2025-11-05 01:22:06
995
原创 第二课：时序逻辑入门 - 会记忆的电路
本课介绍了Verilog中会记忆的电路——时序逻辑的基础知识。核心概念：wire vs reg：wire像水管只传递信号，reg像水桶能存储数据。wire用assign赋值，reg在always块中赋值。时钟信号：电路的"心跳"，通过posedge/negedge触发边沿检测，同步所有操作。非阻塞赋值（<=）：时序逻辑必须使用，确保寄存器同时更新，避免时序混乱。实战项目：制作1Hz闪烁LED灯用25位计数器对50MHz时钟分频，计数到24,999,999时翻转LED状态。
2025-11-04 00:27:13
591
原创 第一课课后挑战详解 - 从与门到全加器的进阶之路
本文系统讲解了从基本逻辑门到加法器的进阶之路。第一部分对比了软件与硬件思维差异，重点介绍了与门、或门、异或门的工作原理与真值表。第二部分通过两个完整案例展示了或门和异或门的Verilog实现：或门采用"并联开关"设计，任意输入为1即输出1；异或门则实现"状态不同即亮"的楼梯双控开关逻辑，通过^运算符实现。测试模块演示了标准验证流程，并提供了直观的真值表对比。文章采用生活化比喻（如保险柜双钥匙、客厅双开关）帮助理解硬件设计思想，同时强调各逻辑门的特性差异与应用场景。
2025-11-03 09:39:40
1137
原创 第一课：数字逻辑基础 - 像搭积木一样理解电路
本文介绍了数字逻辑基础和Verilog硬件描述语言的基本概念。主要内容包括： 四种基本逻辑门及其Verilog实现： 与门(AND)、或门(OR)、非门(NOT)、异或门(XOR) 通过生活比喻和真值表帮助理解 Verilog硬件设计思维： 强调Verilog不是编程语言而是电路设计工具 代码对应实际的电子元件和物理连线 两个实践案例： 与门电路实现和测试 半加器电路设计与验证 核心概念对比： 说明Verilog中的模块、导线和连线与实际硬件的关系 文章采用生活化的比喻和互动式示例，
2025-11-02 17:17:46
1151
原创 HDLBits 刷题分享 Finite State Machines (Part 1) Verilog状态机刷题教程
本章系统讲解了Verilog状态机设计的核心知识，涵盖13道题目从基础到进阶。主要内容包括：核心知识点：Moore/Mealy状态机的区别与实现，异步/同步复位的正确使用，JK触发器的状态机建模，二进制编码与独热编码对比，三段式状态机标准结构，实战项目：通过Lemmings游戏系列题目（1-4）逐步构建复杂状态机，实现了行走、碰撞检测、下落、挖掘、高度计数和死亡判断等完整游戏逻辑。
2025-10-31 17:49:10
1265
原创 HDLBits 刷题分享 More Circuits Verilog元胞自动机与生命游戏详解
HDLBits电路设计进阶：Rule 90/110与生命游戏实现 本文详细解析了三种经典元胞自动机的Verilog实现方法。Rule 90采用简单的XOR运算实现细胞状态更新，Rule 110作为图灵完备规则具有更复杂的逻辑判断，康威生命游戏则需要处理二维数组和邻居计数。文章通过位移技巧优化代码，对比不同实现方法的优缺点，并指出常见错误，如边界处理不当、阻塞赋值误用等。对于512位数据的并行处理，强调利用FPGA查找表资源实现高效计算，为复杂系统设计提供实用指导。
2025-10-30 03:27:19
1120
原创 HDLBits 刷题分享 Shift Registers Verilog零基础刷题教程
文章包含了9个题目的完整解答，涵盖基础移位寄存器、循环移位、算术移位以及线性反馈移位寄存器(LFSR)等内容。重点讲解了移位操作符的使用、异步与同步复位的区别、优先级控制等核心概念，并通过代码示例和详细注释解释了硬件实现原理。文章以实践为导向，旨在帮助读者掌握移位寄存器在FPGA设计中的应用。
2025-10-29 07:14:33
1205
原创 HDLBits 刷题分享 Counters Verilog计数器零基础刷题教程
本文从4位二进制计数器开始，逐步讲解同步复位、非阻塞赋值等核心概念，并对比不同实现方案。重点内容包括： 基础计数器设计（0-15循环） 模10计数器实现（BCD码基础） 同步复位与使能信号应用 计数器级联和分频技术 12小时时钟系统等综合实例 提供详细解题思路、代码实现和常见错误分析，涵盖8个难度递增的练习题，希望帮助读者系统掌握Verilog计数器设计方法。每个题目配有难度评级、核心考点和预计完成时间。
2025-10-28 04:28:11
1499
原创 HDLBits 刷题分享 Latches and Flip-Flops Verilog零基础刷题教程
本文重点讲解Verilog时序逻辑设计基础。内容涵盖： 核心知识点：详细解析D触发器原理、同步/异步复位机制、锁存器特性与避免方法 题目解析：18个难度递增的实践题目，从基础D触发器到双边沿检测等高级应用 典型实现：提供标准代码模板，强调非阻塞赋值、边沿触发等关键语法要点 常见错误：总结输出类型错误、阻塞赋值误用等易错点 向量处理：展示多位寄存器的简洁实现方法 适合Verilog初学者系统学习时序逻辑设计，通过实践掌握数字电路中的存储元件设计技巧。
2025-10-27 05:11:07
1394
原创 HDLBits 刷题分享 Karnaugh Map to Circuit-Verilog零基础刷题教程
本文主要内容包括： 卡诺图化简的核心原理和技巧 介绍了卡诺图的基本结构和格雷码排列规则 总结了圈取规则口诀和常见误区 演示了从卡诺图到Verilog代码的转换方法 典型题目解析 以3变量Kmap1为例，展示两种化简思路对比 详细讲解从卡诺图识别OR逻辑特征的方法 提供反向推导和传统圈取两种解法 实践指导 给出完整的Verilog代码实现 总结常见易错点和验证方法 包含进阶思考题和等效表达式分析
2025-10-26 06:50:10
1259
原创 HDLBits 刷题分享 Arithmetic Circuits Verilog算术电路教程
本文是HDLBits算术电路专题，重点讲解加法器设计与实现。内容涵盖： 基础模块：从半加器（异或实现和、与实现进位）到全加器（三输入运算） 多位加法：通过3-bit加法器实例展示行波进位加法器的级联方法 实现技巧：对比算术运算符、逻辑表达式和模块级联三种实现方式 关键要点：强调进位输出顺序、溢出检测和BCD码转换等易错点 教程采用递进式结构，配套真值表、电路图和代码示例（含3种全加器实现方案），适合数字电路初学者系统学习加法器设计原理与Verilog实现。
2025-10-25 04:05:41
1233
原创 HDLBits 刷题分享 Multiplexers Verilog零基础教程
本专题讲解Verilog中多路选择器(MUX)的实现方法，核心知识点：条件运算符?:是MUX的简洁实现方式；case语句适合多输入选择场景；Verilog自动处理向量操作，无需逐位操作；大规模MUX可通过向量索引优化实现；通过本专题可掌握组合逻辑中数据选择的核心技术。
2025-10-24 02:44:05
1134
原创 HDLBits 刷题分享 Basic Gates Verilog组合逻辑门详解
系统讲解了Verilog中7种基本逻辑门(AND/OR/XOR/NAND/NOR/XNOR)的实现方式，涵盖从简单门电路到复杂组合设计。文章采用"理论讲解+实例演示"的方式，适合Verilog初学者系统掌握组合逻辑设计基础。
2025-10-23 04:22:50
973
原创 HDLBits 刷题分享 More Verilog Features篇
本章节深入讲解Verilog的高级特性，涵盖7个核心主题。三目运算符提供了简洁的条件选择方式，适合实现多路选择器等简单逻辑。归约运算符（&、|、^）可对向量所有位进行单目运算，其中XOR归约常用于奇偶校验，具有高效的硬件实现。For循环是本章重点，分为两种形式：组合always块中的for循环使用integer变量描述并行组合逻辑，适合位操作和累加；generate for循环使用genvar变量实现模块的批量实例化，必须添加命名块。两者的本质区别在于：前者描述逻辑行为，后者生成硬件结构。
2025-10-22 05:43:26
961
原创 HDLBits 刷题分享 Procedures (过程块)
本文介绍了Verilog中过程块（always块）的基本用法，包括组合逻辑always块和时钟always块的区别，以及if语句实现多路选择器的方法。组合always块(@*)创建组合逻辑，使用阻塞赋值(=)；时钟always块(@posedge clk)创建时序逻辑，使用非阻塞赋值(<=)。if语句必须在always块内使用，要注意完整赋值以避免生成锁存器。文章通过具体实例展示了用assign语句、组合always块和时钟always块实现简单逻辑的不同方法，并比较了它们的优缺点和使用场景。
2025-10-21 03:41:12
1024
原创 HDLBits 刷题分享 Modules Hierarchy篇
本文介绍了Verilog模块实例化的基础知识，重点讲解了模块层次化设计和端口连接的两种方式：按位置连接和按名称连接。通过5个典型题目（模块基础、按位置连接、按名称连接、三个模块串联、模块与向量），详细演示了模块实例化的具体实现方法，包括D触发器串联形成移位寄存器、多路选择器等电路设计。文章强调按名称连接的优越性，并提供了完整的Verilog代码示例和仿真波形，帮助读者掌握硬件描述语言中模块化设计的关键技术。
2025-10-20 06:23:26
1072
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人