verilog
OrdinaryCrazy
这里是张劲暾的优快云博客
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
verilog块语句
转载自:https://www.cnblogs.com/SYoong/archive/2016/09/08/5852128.html 块语句是指将两条或者两条以上的语句组合在一起,使其在格式上更像一条语句。块语句分为两种: 1)用begin_end语句,通常用来标识顺序执行的语句,用它标识的块称作顺序块; 2)用fork_join语句,通常用来标识并行执行的语句,用它标识的块称作并行块。转载 2017-11-09 16:07:11 · 2265 阅读 · 0 评论 -
veilog数组操作
这里的内存模型指的是内存的行为模型。Verilog中提供了两维数组来帮助我们建立内存的行为模型。具体来说,就是可以将内存宣称为一个reg类型的数组,这个数组中的任何一个单元都可以通过一个下标去访问。这样的数组的定义方式如下: reg [wordsize : 0] array_name [0 : arraysize]; 例如: reg [7:0] my_memory [0:255]转载 2017-11-22 22:32:38 · 3153 阅读 · 0 评论
分享