关于FPGA的时钟分频问题

最新推荐文章于 2024-06-15 22:19:54 发布

原创最新推荐文章于 2024-06-15 22:19:54 发布 · 1.6k 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#语言

FPGA 专栏收录该内容

2 篇文章

订阅专栏

本文介绍了一种在FPGA中实现时钟分频的方法，通过使用VerilogHDL语言编写程序，即使不借助锁相环也能实现精确的时钟分频。这种方法虽然精度不如PLL，但对于大多数应用来说足够有效。

关于FPGA的时钟分频问题

在FPGA里面，关于时钟分频，可以通过锁相环来实现，但是，锁相环的分频系统受到一定的限制（根据所用的FPGA芯片不同，所受到的限制也不一样），不能随心所欲的按照自己的想法来分频。所以，我们可以自己写一个分频的程序，当然，能够达到分频的效果，只是精度并没有像PLL的那么高，但是，对于一般的应用还是可以的

具体的Verilog HDL语言实现如下：

这种分频，所实现的时钟输出的占空比就是50%的。

always @(posedge clk_50MHz or negedge reset_n)
begin
	if (reset_n == 1'b0)
	begin
		count <= 10'd0;
	end
	else
	begin
		count <= count + 10'd1;
		if (count == 10'd25)
		begin
			clk_1MHz <= clk_1MHz + 1'd1;
			count <= 10'd0;
		end
	end
end