浅谈ADC驱动器设计

引言

谈及ADC设计时，必然要了解输入信号是什么、具有什么样的特性及采集系统的指标是什么，所以ADC的输入设计也是采集系统设计的一个难点和重点，需要根据不同的要求设计ADC的前端电路。

1.
高速ADC模拟输入指标

对于高速ADC系统而言，我们必须明确其输入的指标要求，才能更好的发挥出ADC的性能。

1.1输入带宽及输入平坦度

输入带宽是采集系统工作的频率范围，在具体的ADC器件中，不同器件具有的模拟带宽，如器件AD9642，其输入的模拟带宽为625MHz，也就是系统可以使用的频率范围为DC~625MHz，但是AD9642的采样率只有250Mbps，所以处于第一奈奎斯特区间采用的过采样，其他的区间采用的欠采样（带通信号满足香农定理）。而通带平坦度是指定带宽内的波动量，引起波动的原因可能是纹波效应，或者是巴特沃兹滤波器的慢速滚降特性。

1.2输入阻抗

输入阻抗是从ADC输入端口向后看的特征阻抗（并非简单的电阻），同时ADC的内部输入阻抗取决于ADC架构的类型，如缓冲型和无缓冲型的。对于输入端口而言，输入端口的电压驻波比(VWSR)与输入阻抗密切相关，也就是我们常说的S11参数，其衡量目标带宽内传输到负载中的功率量。VWSR的设置实现ADC满量程输入所需的输入驱动电压，当源阻抗与负载阻抗相等时，ADC从信号源获得最大功率，完成无损传输。

1.3输入驱动

ADC的输入驱动设计与其带宽特性和系统增益有关，在一些应用领域，比如直流应用中驱动器通常选择放大器作为驱动，在大带宽应用中，通常选择变压器或是巴伦作为ADC的输入驱动，输入驱动电压范围应在前端设计开始之前确定，取决于所选的前端器件，如滤波器、变压器、巴伦和放大器等。

1.4有效位和失真

ADC的在衡量性能时，通常会考虑SNR（信噪比），ADC有效接收信号功率和噪声功率的比值，一个理想的14bit的ADC，由于自身工艺、 电源 、时钟抖动、噪声影响，实际上ADC有效位，可能理想只有11.6bit左右。

失真由无杂散动态范围(SFDR)来衡量，SFDR指RMS满量程与峰值杂散频谱成分的RMS值之比。SFDR主要受两个因素的控制。第一个因素是前端驱动电路的线性度，它主要与二次谐波失真有关，第二个因素是ADC自身输入端口的线性度有关。SFDR参数，在ADC设计中，SFDR可以理解为输入信号的最大动态范围，也就是解调的最小范围的量值。

1.5输入功率范围

ADC输入功率范围是指ADC的满量程电压范围，不同型号的ADC的输入电压范围各不相同，所以在设计驱动电路时，必须提前考虑ADC的输入电压范围，选择合适的驱动电路。

1.
输入架构类型

介绍完ADC的输入特性之后，从ADC的内部结构出发，ADC输入结构分为缓冲型和无缓冲型，下文将仔细的叙述其内部结构。

2.1缓冲和无缓冲架构的特征

缓冲架构的基本特征如下：

1.高线性度缓冲器，但需要更高的功率

2.更易设计输入网络与高阻抗缓冲器接口，因为它提供固定的全频带的输入端接电阻

3.缓冲器提供采样电容与输入网络之间的隔离，电荷注入瞬变更小

无缓冲架构的基本特征如下：

1.输入阻抗由开关电容设计确定

2.功耗较低

3.输入阻抗随输入信号频率变化而变化(采样时钟 – 采样保持器)，在不同频带输入阻抗不相同