- 博客(9)
- 资源 (5)
- 收藏
- 关注
RSS订阅原创 Modesim添加高云库文件方法
在使用modelsim的时候，经常需要建立不同厂商的仿真库，例如Xilinx，Altera，Lattice等，还有国产芯片高云、安路以及紫光。Library中选择刚才新建的库gw1n(empty)，然后在modelsim的菜单栏中选择Compile >> Compile，出现如下对话框，在“查找范围”中，选择device对应Family的器件需要编译的文件.根据实际开发的Device的Family来确定需要编译的库，然后在modelsim中输入对应的库的名称。gw1n仿真库正常，指向为我们之前设置的位置。
2024-11-06 16:01:38
495
原创 FPGA分频器的实现
在FPGA数字系统中，不可避免的要用到不同频率的时钟。一般会使用PLL或者Verilog编程实现。在PLL充足的情况下，首选PLL去产生时钟，因为PLL不仅可以分频、倍频和调整相位的，而且产生的时钟是有专门的布局布线资源的。在PLL不够或者只是分频去产生PWM的时候，可以通过Verilog编程实现。分频功能主要是利用计数器来实现，当计数达到目标值DIV_PARAM后，时钟输出信号翻转。
2024-11-05 14:46:22
628
原创 FPGA中的复位信号
在FPGA运行前，需要使用复位信号将相关寄存器清零或者赋初值，以保证整个系统或功能运行正常。或者运行异常时，如果不按照预期的方式进行复位操作，FPGA可能无法正常工作。因此FPGA中的复位信号是必不可少的。
2024-11-01 16:06:32
455
原创 FPGA单bit信号跨时钟域同步
在采用分立元件设置数字系统时，由于PCB走线时存在分布电感和分布电容，所以几ns的毛刺会被自然滤除。那么同样是数字电路，为什么FPGA中会出现潜在的危险？由于信号在FPGA/CPLD内部通过连线和逻辑单元时都会有延迟，延迟的大小与和有关，并且还受器件的制造工艺、工作电压、温度等条件的影响。此外，所以当多路信号的电平值发生变化时，在信号变化的瞬间，，往往会出现不正常的尖峰信号。
2024-10-30 11:57:25
1020
原创 Modesim与Diamond联合仿真问题
Diamond软件在3.12推出的软件版本中包含了Modesim，好处就是仿真用的库文件不用自己编译了，但是我电脑里还有其他的FPGA软件，所以还是要装一个Modesim，使用外部Modesim就会有各种奇怪的问题，以后会在这里更新记录。
2024-07-30 16:15:27
602
原创 Lattice MachXO2-UMF学习笔记
最近在研究MachXO2芯片的On-chip Flash，除了我们所知道存储比特流的用途，看还有什么是可以给用户使用的。
2024-07-03 16:59:24
1699
原创 FPGA IO口状态
FPGA的IO口是芯片的重要组成部分之一，用于芯片与外围器件进行通信或控制外部电路。FPGA是可编程逻辑器件，只有程序加载后即进入“用户模式”后，FPGA的IO口才会按照程序设定进行操作，那么，在进入用户模式前，IO的状态也是需要了解的。芯片上电IO为高阻态，不对外部电路产生影响，电压Vcc和Vccio达到Vproup后PRO电路失效，外部IO不再受PRO电路控制，进入用户模式后，IO受控于程序。
2023-11-14 11:16:46
1687
1
Using-User-Flash-Memory-and-Hardened-Control-Functions-in-MachX
2024-07-03
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人