芯片验证---硬件基础

本文介绍了芯片验证中的硬件基础,包括SR锁存器、电平触发SR触发器、D型锁存器、触发器(flip-flop)以及寄存器的概念。强调了锁存器的空翻问题、D型触发器的抗干扰优势,并探讨了如何避免在Verilog设计中产生意外的锁存器。最后,提供了防止产生锁存器的解决方法。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

一、锁存器(Latch)
SR锁存器(基本锁存器):
        由两个或非门或者两个与非门组成,电路结构、图形符号和特性表如下所示。

        此时,输出状态(次态)与输入状态、锁存器初态都有关。

                              

电平触发SR触发器(门控SR锁存器):
        当CLK=0时(无效),输出状态(次态)保持不变;只有当CLK=1时(有效),输出状态才随输入、初态的不同而改变,且与SR锁存器的特性一样。

        当门控锁存器的控制信号有效时,锁存器就变成了一个组合电路,若此时输入信号发生多次变化,输出状态也可能发生多次变化,这一现象称为锁存器的空翻。此时,时序逻辑电路的模型就等效为两个各组合电路互为反馈的反馈系统,因此,系统有可能会因为瞬态特性不稳定而产生振荡现象,抗干扰能力差。   

电平触发D触发器(D型锁存器):
        在CLK的有效电平期间,输出状态始终随输入状态变化,输出与输入状态保持相同,所以这个电路又叫“透明的D型锁存器”。

        

二、触发器(flip-floph)
边沿触发D触发器:
        由两个D型锁存器组成,次态仅取决时钟有效边沿到达时输入的逻辑状态,且值保持不变到下次触发到达时(保持n个时钟周期)。

        电路抗干扰能力强,工作可靠性更高。

三、寄存器(Register)
        寄存

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值