《Digital Signal Processing with FPGA 4th》笔记

最新推荐文章于 2024-09-14 00:09:57 发布
最新推荐文章于 2024-09-14 00:09:57 发布
阅读量461 收藏
点赞数
分类专栏： 1_设计/common block & arithmetic
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/niceshotgoodball/article/details/104249487
版权

 

 

第1章 绪论 1

Common

第2章 计算机算法      加减乘除  定点浮点  MAC CORDIC

第3章 FIR数字滤波器

第4章 IIR数字滤波器

第5章 多级信号处理

第6章 傅立叶变换

第8章 自适应系统

Application

第7章 通信系统

第9章 微处理器设计

第10章 图像和视频处理

 

Digital Signal Processing With FPGA
05-03
Uwe Meyer-Base编写，第3版，压缩包内包含该书参考程序
Digital Signal Processing with Field Programmable Gate Arrays第4版
12-14
第四版 数字信号处理的fpga实现 （2014），增加了图像处理方面等内容。页数达到900多页，英文版，讲解FPGA实现数字信号处理的经典书籍，希望可以帮助大家
Digital Signal Processing with Field Programmable Gate Arrays.4th
01-08
2014年最新版数字信号处理的fpga实现，增加了图像处理方面等内容。页数达到900多页
Digital Signal Processing (Proakis) (4th Edition)
10-08
经典之作，收藏
Digital Signal Processing 4th Edition -- 3
03-30
Digital Signal Processing 4th Edition 作者: John G. Proakis / Dimitris K. Manolakis 扫描版，3/3
FIR滤波器文献笔记
m0_46612488的博客
11-26 3428
关于FIR滤波器各个文献中可能有用的知识笔记 一、 FIR滤波器设计在数字信号处理领域居于重要的地位, 而且 可以做成具有严格的线性相位，而且同时可以具有任意的幅度响应，因而在工程实际中得到了广泛的应用。 FIR数字滤波器本质上是一种线性卷积的运算,当数字滤波器的阶次N很大时,计算量很大,计算速度很慢,达不到系统对实时性的要求。 基于窗函数的FIR滤波器的性能是由所选用的窗函数和滤波器阶数来决定。为获得良好的滤波器性能,增加滤波器的阶数是一个有效的途径,但这会增加运算量,并且会影响到DSP的实时性。如何在增
多年收集的一些稀有软件4
weixin_34301132的博客
10-06 1万+
QQ:365543212　 Geovariances产品: Geovariances Isatis 2013 1CD(地质统计学软件) Geovariances.Isatis.2016.Win64 1CD Geovariances Minestis 2016 v2.0.0Win64 1CD 　 软脑公司产品: 3D-Sigma for WinALL-ISO 1CD（岩土体三维应力分...
CISCO技术(1.7万)
热门推荐
08-09 7万+
0 base|以零为基底\r\n 0 disturbed zero output signal|干扰0输出信号\r\n 0parallel communication cable|平行通讯传输缆线\r\n 1 binary operation|二进制运算\r\n 1 di
嵌入式系统设计中的里程碑
最新发布
u013669912的博客
09-14 1135
…
digital signal processing with FPGA（3rd）
10-20
此书的中文版本是<数字信号处理的FPGA实现>,中文版最新为第二版，这个是英文的最新英文版，高清pdf，是数字信号处理FPGA实现的必读书！
（试读版）Digital Signal Processing - Proakis and Manolakis (4th Edition)
08-29
（试读版）数字信号处理第四版英文原版，国外上课专用
[PDF] Digital Signal Processing with Field Programmable Gate Arrays (part 1 of 4)
07-22
《Digital Signal Processing with Field Programmable Gate Arrays》扫描版
Digital Signal processing with Field Programmable Gate Arrays
12-31
该书是DSP方面重要教材之一，是以FPGA来实现DSP的应用教程。是美国众多大学涉及DSP实验课程的主要依据教材。
Digital Signal Processing with Field Programmable Gate Arrays
04-22
Digital Signal Processing with Field Programmable Gate Arrays.3rd Ed.Springer 2007.pdf
Digital Signal Processing with Field Programmable Gate Arrays 3rd
07-03
Digital Signal Processing with Field Programmable Gate Arrays 3rd
FPGA实现数字信号处理：通信类I/Q信号及产生
CqpFsharp的博客
09-18 848
本文将介绍如何使用FPGA实现通信类I/Q（正交）信号的产生，同时提供相应的源代码。I/Q信号，也称为正交信号，是一种常用于通信系统的信号表示方式。I（In-phase）信号和Q（Quadrature）信号相互正交且相位差90度，可以实现对信号的更灵活处理。通过实例化这个模块，我们可以在FPGA上实现通信类I/Q信号的生成。请注意，示例代码中使用了一个简单的正弦波形作为示例，实际应用中可能需要根据具体需求进行修改和优化。来计数时钟周期，并根据计数器的值从预先存储的正弦波形数据中获取对应的I/Q信号值。
FPGA-based Implementation of Signal Processing Systems
TopMVP
04-14 1035
版权声明：原创作品，允许转载，转载时请务必以超链接形式标明文章原始出版、作者信息和本声明。否则将追究法律责任。http://blog.youkuaiyun.com/topmvp - topmvpField programmable gate arrays (FPGAs) are an increasingly popular technology for implementing digital signal
Digital signal processing.pdf
05-28
Digital signal processing.pdf
iir数字滤波器设计及软件实现_基于CIC抽取滤波器设计与实现
weixin_39796878的博客
11-17 1256
1. 概述 一般商用的数字下变频抽取滤波器（DDC）方案中，采用CIC抽取滤波器作为第一级（一般采用5级以下的CIC级联），每一级DDC基本上能提供13.3dB左右的衰减。也就是说，5级CIC级联滤波器最多能提供65dB左右的阻带衰减。但如果设计的DDC要求衰减达到100dB以上，就要求实现的CIC至少达到8级级联，这并不常见，设计的时候需要考虑多种问题。而且而CIC之后需要加上补偿滤波器...
digital signal processing with field programmable gate arrays
07-18
数字信号处理（Digital Signal Processing，DSP）是利用数字技术对信号进行处理和分析的过程。数字信号处理广泛应用于通信、音频、视频、雷达、医学图像处理等领域。而可编程门阵列（Field Programmable Gate Arrays...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值