EFT电快速脉冲群测试

  大部分电子产品需要通过电快速瞬变脉冲群(EFT和静电放电(ESD等项目的标准测试。EFTESD是两种典型的突发干扰,EFT信号单脉冲的峰值电压可高达4kV,上升沿5ns。接触放电测试时的ESD信号的峰值电压可高达8kV,上升时间小于1ns。这两种突发干扰,都具有突发、高压、宽频等特征。
  电快速瞬变脉冲群是由电感性负载(如继电器、接触器产生的传导干扰、高压开关切换产生的辐射干扰等)在断开时,由于开关触点间隙的绝缘击穿或触点弹跳等原因,在断开处产生的暂态骚扰。当电感性负载多次重复开关,则脉冲群又会以相应的时间间隙多次重复出现。这种暂态骚扰能量较小,一般不会引起设备的损坏,但由于其频谱分布较宽,所以会对电子、电气设备的可靠工作产生影响。
  电快速速变脉冲群试验的目的就是为了检验电子、电气设备在遭受这类暂态骚扰影响时的性能。重复快速瞬变试验是一种将由许多快速瞬变脉冲组成的脉冲群耦合到电气和电子设备的电源端口、信号和控制端口的试验。试验的要点是瞬变的短上升时间、重复率和低能量
  这种试验是一种耦合到电源线路、控制线路、信号线路上的由许多快速瞬变脉冲组成的脉冲群试验。此波形不是感性负载断开的实际波形(感性负载断开时产生的干扰幅度是递增的),而实验所采用的波形使实验等级更为严酷。 电快速脉冲群是由间隔为300ms的连续脉冲串构成,每一个脉冲串持续15ms,由数个无极性的单个脉冲波形组成,单个脉冲的上升沿5ns,持续时间50ns,重复频率2.5KHz(对4KV测试等级)或5KHz(对其他等级)。根据傅立叶变换,它的频谱是从5K--100M的离散谱线,每根谱线的距离是脉冲的重复频率。 电源 子选择耦合/去耦网络施加干扰,耦合电容为33 nF。对I/0信号、数据和控制端口选择专用容性耦合夹施加干扰,等效藕合电容约为50-200 pF
针对电源线试验的措施
  解决电源线干扰问题的主要方法是在电源线入口处安装电源线滤波器,阻止干扰进入设备。快速脉冲通过电源线注入时,可以是差模方式注入,也可以是共模方式注入。对差模方式注入的一般可以通过差模电容(X电容)和电感滤波器加以吸收。若注入到电源线上的电压是共模电压,滤波器必须能对这种共模电压起到抑制作用才能使受试设备顺利通过试验。
下面是用滤波器抑制电源线上的电快速脉冲的方法。
  (1) 设备的机箱是金属的:
  这种情况是最容易的。因为机箱是金属的,它与地线面之间有较大的杂散电容,能够为共模电流提供比较固定的通路。这时,只要在电源线的入口处安装一只含有共模滤波电容的电源线滤波器,共模滤波电容就能将干扰旁路掉,使其回到干扰源。由于电源线滤波器中的共模滤波电容受到漏电流的限制,容量较小,因此对于干扰中较低的频率成分主要依靠共模电感抑制。另外,由于设备与地线面之间的接地线具有较大的电感,对于高频干扰成分阻抗较大,因此设备接地与否对试验的结果一般没有什么影响。除了选择高频性能良好的滤波器以外,在安装滤波器时,注意滤波器应靠近金属机箱上的电源入口处,防止电源线二次辐射造成的干扰。
  (2)
 设备机箱是非金属的:
  如果设备的机箱是非金属的,必须在机箱底部加一块金属板,供滤波器中的共模滤波电容接地。这时的共模干扰电流通路通过金属板与地线面之间的杂散电容形成通路。如果设备的尺寸较小,意味着金属板尺寸也较小,这时金属板与地线面之间的电容量较小,不能起到较好的旁路作用。在这种情况下,主要靠电感发挥作用。此时,需要采用各种措施提高电感高频特性,必要时可用多个电感串联。

针对信号线试验应采取的措施
  快速脉冲通过信号/控制线注入时,由于是采用容性耦合夹注入,属共模注入方式。
  (1) 信号电缆屏蔽:
  从试验方法可知,干扰脉冲耦合进信号电缆的方式为电容性耦合。消除电容性耦合的方法是将电缆屏蔽起来,并且接地。因此,用电缆屏蔽的方法解决电快速脉冲干扰的条件是电缆屏蔽层能够与试验中的参考地线面可靠连接。如果设备的外壳是金属的并是接地的设备,这个条件容易满足。当设备的外壳是金属的,但是不接地时,屏蔽电缆只能对电快速脉冲中的高频成分起到抑制作用,这是通过金属机壳与地之间的杂散电容来接地的。如果机箱是非金属机箱,则电缆屏蔽的方法就没有什么效果。
  (2)
 信号电缆上安装共模扼流圈:
  共模扼流圈实际是一种低通滤波器,只有当电感量足够大时,才能对电快速脉冲群有效果。但是当扼流圈的电感量较大时(往往匝数较多),杂散电容也较大,扼流圈的高频抑制效果降低。而电快速脉冲波形中包含了大量的高频成分。因此,在实际使用时,需要注意调整扼流圈的匝数,必要时用两个不同匝数扼流圈串联起来,兼顾高频和低频的要求。
  (3)
 信号电缆上安装共模滤波电容:
这种滤波方法比扼流圈具有更好的效果,但是需要金属机箱作为滤波电容的地。另外,这种方法会对差模信号有一定的衰减,在使用时需要注意。
  (4)
 对敏感电路局部屏蔽:
当设备的机箱为非金属机箱,或者电缆的屏蔽和滤波措施不易实施时,干扰会直接耦合进电路。这时只能对敏感电路进行局部屏蔽。屏蔽体应该是一个完整的六面体。

### 快速瞬变脉冲群抗扰度测试标准 针对快速瞬变脉冲群(Electrical Fast Transient, EFT),国际工委员会(IEC)制定了严格的测试标准,即 IEC 61000-4-4 标准[^2]。此标准规定了设备应能承受的最低水平的快速瞬变脉冲群干扰的能力。 #### 测试方法概述 为了评估子设备对抗快速瞬变脉冲群干扰的能力,在交/直流源端子上需选择合适的耦合/去耦网络来施加此类干扰信号;而在I/O信号、数据和控制端口,则采用专门设计的容性耦合夹来进行同样的操作[^1]。这些措施旨在模拟实际环境中可能遇到的各种磁干扰情况。 #### 干扰特性描述 试验中的瞬变脉冲具有极短的上升时间和较低的能量特征,并且会频繁重复出现。这种类型的干扰特别容易影响到敏感路内部的小型元件,比如半导体器件内的结容器件。当累积足够的能量时,可能会引发错误的操作行为,如通信中断、系统死机或是触发不必要的警告信息等现象[^4]。 ### 解决方案建议 为提高产品抵抗EFT的能力,可以从以下几个方面着手: - **优化PCB布局**:合理规划印刷路板上的走线路径,减少寄生参数的影响; - **增加滤波组件**:安装额外的滤波器或其他形式的保护装置于关键位置处,以削弱进入系统的高频噪声成分; - **选用高质量元器件**:优先考虑那些经过严格筛选并证明具有良好稳定性的材料和技术规格的产品; - **加强屏蔽效果**:通过改进外壳结构或添加金属箔片等方式增强物理屏障作用力,阻止外部有害射频场侵入内部空间内造成损害。 ```python def improve_EFT_resistance(): pcb_layout_optimization() add_filter_components() select_high_quality_parts() enhance_shielding_effectiveness() improve_EFT_resistance() ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值