MSJqm的博客

ADC广泛用于各种应用中，尤其是需要处理模 拟传感器信号的测量系统，比如测量压力、流量、速度和温度的 数据采集系统(仅举数例)。在任何设计中，理解这些类型应用的总系统精度始终都是非常重 要的，尤其是那些需要对波形中极小的灵敏度和变化进行量化的系统。理想情况下，施加于信号链输入端的每一个伏特都由ADC 以数字表示一个伏特的输出。但是，事实并非如此。所有转换器 和信号链都存在与此相关的有限数量误差。

目录1封装package2 MOS MOSCAP FMOM High-R Inductor2.1 MOS管电容2.2 FMOM金属插指结构2.3 MOS作输入电阻High-R Rin2.4 MOS驱动和电感3 RF-MOS实例参数4 Muti-Finger设置5 NGCON的含义5.1 ngcon模型用法6 sobn/sobs/sobw/sobe使用7 flicker noise闪烁噪声简介1）沟道电阻产生的热噪声3）降低1/f噪声7.1 noise_typical/worst/best7.2 flicke

1.设计概述本项目希望对模拟射频相关的朋友在比赛，实验或者项目论文有所帮助，欢迎参考和交流。未经本人同意请勿转载，仅限内部交流使用，不作商业用途。1.设计概述1.1 设计意图随着经济的迅速发展，现代科技中运算放大器在各个领域不可或缺，其运用方向也及其广泛，因此不同的领域出现了针对性的不同类型的运算放大器。而运算放大器是模拟集成电路所必不可少的基本部件，高性能的模拟电路必须有高质量、高性能的放大器电路，它的性能会直接影响电路系统的各项指标如速度、功耗等。

本文设计了一个电荷泵锁相环电路。首先查阅了大量国内外相关文献资料，然后结合本次的设计目标,对每个子模块选择了合适的结构并做出适当的改进与调试。本设计采用的是 TSMC 0.18um CMOS 工艺,使用 ADS 和 Cadence 中的 Spectre 工具进行前仿真,利用 Virtuoso 工具对鉴频鉴相器、分频器模块进行了版图绘制。鉴频鉴 相器模块釆用 TSPC-DFF 构成的简单结构并进行了改进,该电路工作速度快,且能够减小死区,具有较高的最大工作频率。

55mW，10-bit，40-Ms/s奈奎斯特率CMOS ADC（二）

本文使用基于吉尔伯特单元混合器的架构。分析了各个管子的尺寸和计算了混频器的增益，并且使增益的仿真在linux环境下的Candence Virtuos中完成。由于单平衡MOS吉尔伯特型混频器存在本振泄漏，故本设计采用双平衡结构的有源混频器，以获得较高的变频增益，提高本振和射频的隔离度，且其输出能有效的抑制直流、本振和射频分量。最后根据指标参数设计出最大增益的plo为5dBm，输出中频5MHz，输入1dB压缩点为-9.81169 dB>-20 dB，噪声系数

摘要：提出了一种可以采样100 MHz以上输入频率的低功率10位转换器。当转换器在= 40 MHz采样时，消耗55 mW，其中还包括带隙和参考电路（如果包括10pf负载的数字驱动器，则为70 mW）。在奈奎斯特的输入频率（在=2=20MHz中）下，它显示出高于9.5个的有效位数。在40 MHz采样时，转换器的微分和积分非线性分别在0.3 LSB和0.75 LSB以内，并在较低的采样率下提高到12位精度水平。整体性能是使用流水线架构实现的，没有专用的采样/保持放大器电路。该转换器采用双聚、三金属0.35mCM