- 博客(3)
- 收藏
- 关注
RSS订阅原创 零散笔记整理
在Verilog中，wire和reg是两种基本的数据类型，它们的区别和用途与硬件描述的逻辑特性密切相关。1、核心区别2、使用场景（1）使用wire模块间的信号连接：当信号需要时，必须使用wire（例如模块的组合逻辑的连续赋值：使用assign语句直接描述组合逻辑时，目标信号必须是wire。（2）使用reg时序逻辑（寄存器）：在时序逻辑的always块中赋值的信号必须使用reg，综合后通常对应寄存器；
2025-01-31 13:06:57
468
2
空空如也
HDLBits verilog
2024-07-02
TA创建的收藏夹 TA关注的收藏夹
TA关注的人