CPU缓存与伪共享

最新推荐文章于 2025-02-22 16:24:47 发布
原创 最新推荐文章于 2025-02-22 16:24:47 发布 · 382 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#cpu #cache #伪共享

本文深入探讨计算机中缓存机制如何通过缓存行提高IO速度，以及缓存竞争现象，特别是在多CPU环境下，如CPU1修改L1缓存导致CPU2缓存失效的问题。并推荐使用Java8的@sun.misc.Contended注解来避免伪共享。

计算机使用缓存机制加快io速度。
在这里插入图片描述

缓存一般是由缓存行(cache line)，一般一行有64字节，读取数据时一次将之后的64字节加载带缓存行，下次可以先从缓存行中获取数据，命中的话
可以提高读取速度，未命中时从上一级缓存获取，直到从内存中获取。

但是也会存在缓存竞争，如果CPU1与CPU2的L1缓存相同，那么他们需要竞争该缓存的使用权，如果CPU1修改了L1缓存，那么会使得CPU2的L1缓存失效。
详细介绍可以看以下文章
Java8使用@sun.misc.Contended避免伪共享

Linux C/C++并发编程实战（3）cpu缓存伪共享问题
二进制君
06-13 1172
缓存系统中是以缓存行（cache line）为单位存储的，当多线程修改互相独立的变量时，如果这些变量共享同一个缓存行，就会无意中影响彼此的性能，这就是伪共享。 CPU1想要修改X，CPU2想要修改Y，这两个频繁改动的变量在同一个缓存行上，两个争夺缓存行的拥有权。CPU1抢到后，更新X，那么CPU2上的缓存行的状态就会变成I状态（无效）——状态含义（MESI协议）当CPU2抢到，更新Y，CPU1上缓存行就会变成I状态（无效）轮番抢夺，不仅会带来大量的RFO消息，而且某个线程读取此行数据时，L1和L2缓存上都是
C++ CPU 缓存一致性与伪共享（False Sharing）：并发性能杀手与优化
最新发布
weixin_41455464的博客
07-14 458
CPU缓存就像CPU的小金库，把常用的数据放进去，CPU要用的时候直接从金库里拿，速度嗖嗖的！这样，两个线程表面上操作的是不同的数据，实际上却在争夺同一个缓存行，导致大量的缓存同步操作，性能大幅下降。好了，现在每个CPU都有自己的小金库了，问题来了：如果多个CPU同时修改同一个数据，那大家的金库里的数据就不一样了，乱套了！它就像警察叔叔一样，负责维持各个缓存之间的数据一致性，保证大家看到的数据都是最新的。如果你使用的是数组，可以尝试重新排列数组元素的顺序，使频繁访问的元素位于相邻的位置，减少缓存行的争用。
从Java视角理解CPU缓存和伪共享
ZERO
01-05 1万+
转载自：http://ifeve.com/from-javaeye-cpu-cache/               http://ifeve.com/from-javaeye-false-sharing/        CPU是计算机的大脑，它负责执行程序的指令；内存负责存数据，包括程序自身数据。内存比CPU慢很多，现在获取内存中的一条数据大概需要200多个CPU周期(CPU cycle
CPU缓存和伪共享
追梦的小狼狗
04-15 1450
CPU缓存 CPU是计算机的大脑，它负责执行程序的指令；内存负责存数据，包括程序自身数据。内存比CPU慢很多，现在获取内存中的一条数据大概需要200多个CPU周期(CPU cycles)，而CPU寄存器一般情况下1个CPU周期就够了。 网页浏览器为了加快速度，会在本机存缓存以前浏览过的数据；传统数据库或NoSQL数据库为了加速查询,常在内存设置一个缓存，减少对磁盘(慢)的IO。同样内存与CPU的速...
CPU Cache Line伪共享问题的总结和分析
RToax
04-13 1250
原文：吴一昊，杨勇 Linux阅码场 地址：CPU Cache Line伪共享问题的总结和分析 Table of Contents 1. 关于本文 2. 背景知识 2.1 存储器层次结构 2.2 多核架构 2.3 NUMA 架构 Cache DRAM Device 2.4 Cache Line 2.5 Cache 的结构 2.6 Cache 一致性 2.7 Ca...
Java专家系列：CPU Cache与高性能编程
karamos的专栏
11-11 3795
认识CPU CacheCPU Cache概述随着CPU的频率不断提升，而内存的访问速度却没有质的突破，为了弥补访问内存的速度慢，充分发挥CPU的计算资源，提高CPU整体吞吐量，在CPU与内存之间引入了一级Cache。随着热点数据体积越来越大，一级Cache L1已经不满足发展的要求，引入了二级Cache L2，三级Cache L3。（注：若无特别说明，本文的Cache指CPU Cache，高速缓存...
死磕Java多线程（五）---理解CPU高速缓存的工作原理
盐二白
08-10 3800
我们说了Java内存模型是一个语言级别的内存模型抽象，它屏蔽了底层硬件实现内存一致性需求的差异，提供了对上层的统一的接口来提供保证内存一致性的编程能力。 在一致性这个问题域中，各个层面扮演的角色大致如下: 一致性模型，定义了各种一致性模型的理论基础 硬件层，提供了实现某些一致性模型的硬件能力。硬件在默认情况下按照最基本的方式运行，比如 对同一个线程没有数据依赖的指令可以重排序优化执行，有数据依赖...
高性能缓存设计：如何解决缓存伪共享问题
方圆 Blog
02-22 1601
在多核高并发场景下，缓存伪共享（False Sharing） 是导致性能骤降的“隐形杀手”。当不同线程频繁修改同一缓存行（Cache Line）中的独立变量时，CPU缓存一致性协议会强制同步整个缓存行，引发无效化风暴，使看似无关的变量操作拖慢整体效率。本文从缓存结构原理出发，通过实验代码复现伪共享问题（耗时从3709ms优化至473ms），解析其底层机制；同时深入剖析高性能缓存库 Caffeine 如何通过 内存填充技术（120字节占位变量）隔离关键字段，以及 JDK 1.8 的 @Contended 注解
并发底层原理之CPU缓存伪共享
CodeMavs的博客
08-25 1148
一、什么是CPU缓存 由于CPU 运算速度要比内存读写速度快上百倍，使得CPU 需要花费很长时间等待数据读取来以及写入。而高速缓存的主要是为了解决 CPU 运算速度与内存读写速度不匹配的矛盾。 在内存金字塔层次结构中，CPU高速缓存位于第二层，仅次于CPU的寄存器。 可以比对一下数据从不同存储到CPU大约传输时间： 主存 约60-80ns L3 cache 约40-45时钟周期 约15ns L2 cache 约10时钟周期 约3ns L1 cache 约3-4时钟周期 约1ns 寄存器 约1时钟
Java：缓存行和伪共享
IT深耕十余载，大道之简
06-12 1587
在Java中，缓存行（Cache Line）和伪共享（False Sharing）是与多线程访问共享数据相关的两个重要概念。
CPU缓存与伪共享(false sharing)
lslxy1021的博客
01-16 1249
转载自云栖社区 - Java中的伪共享以及应对方案 什么是伪共享 CPU缓存系统中是以缓存行（cache line）为单位存储的。目前主流的CPU Cache 的 Cache Line 大小都是64Bytes。在多线程情况下，如果需要修改“共享同一个缓存行的变量”，就会无意中影响彼此的性能，这就是伪共享（False Sharing）。 CPU的三级缓存 由于CPU的速度远远大于内存速度，所以CPU...
CPU Cache的优化：解决伪共享问题
Fouy_风度玉门。
09-03 1882
伪共享问题（false sharing）         对于解释伪共享问题，就需要了解一下缓存行的相关概念。缓存行是主存复制到高速缓存的最小单位，一般情况下缓存行的大小为32~128字节（通常为64字节）。           在多线程程序执行的过程中，有可能将2个或多个需要频繁修改的变量存储在同一个缓存行当中。这样以来，会频繁的造成缓存头失效的问题。如下图所示：          ...
【并发编程】CPU cache结构和缓存一致性（MESI协议）
厚积薄发者，轻舟万重山
01-03 2万+
一、cache cpu cache已经发展到了三级缓存结构，基本上现在买的个人电脑都是L3结构。 1. cache的意义 为什么需要CPU cache？因为CPU的频率太快了，快到主存跟不上，这样在处理器时钟周期内，CPU常常需要等待主存，浪费资源。所以cache的出现，是为了缓解CPU和内存之间速度的不匹配问题（结构：cpu -> cache -> memory...
操作系统——Cache伪共享问题
庄小焱
03-31 1330
本博文主要介绍Cache伪共享问题，详细的分析Cache伪共享问题产生原因和和日常的项目中怎么开发解决Cache伪共享问题。帮助大家更好的学习与理解的操作系统的底层原理。
C++中try、catch 异常处理机制
热门推荐
qq_40191710的博客
07-16 3万+
前言 1）异常是一种程序控制机制，与函数机制独立和互补　   函数是一种以栈结构展开的上下函数衔接的程序控制系统,异常是另一种控制结构,它依附于栈结构,却可以同时设置多个异常类型作为网捕条件,从而以类型匹配在栈机制中跳跃回馈.2）异常设计目的：     栈机制是一种高度节律性控制机制,面向对象编程却要求对象之间有方向、有目的的控制传动,从一开始，异常就是冲着改变程序控制结构，以适应面向对象程序更有...
CPU Cache知识介绍
ZP1015
12-07 2643
CPU Cache基础知识缓存的命中缓存的一致性 基础知识 首先，我们都知道现在的 CPU 多核技术，都会有几级缓存，老的 CPU 会有两级内存（L1 和 L2），新的CPU会有三级内存（L1，L2，L3 ），如下图所示： 其中： L1 缓存分成两种，一种是指令缓存，一种是数据缓存。L2 缓存和 L3 缓存不分指令和数据。 L1 和 L2 缓存在每一个 CPU 核中，L3 则是所有 CPU 核心共享的内存。 L1、L2、L3 的越离CPU近就越小，速度也越快，越离 CPU 远，速度也越慢。 再往后面
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值