计算机组成原理概述

冯.诺伊曼计算机的特点

美籍匈牙利科学家冯·诺依曼最先提出程序存储的思想,并成功将其运用在计算机的设计之中,根据这一原理制造的计算机被称为冯·诺依曼结构计算机。由于他对现代计算机技术的突出贡献,因此冯·诺依曼又被称为“现代计算机之父”。

(1)计算机由五大部分组成
运算器、存储器、控制器、输入设备和输出设备

(2)指令和数据以同等地位存放于存储器,可按地址寻访
(3)指令和数据用二进制表示
(4)指令由操作码和地址码组成
(5)存储程序
(6)以运算器为中心

冯.诺伊曼计算机框图

在这里插入图片描述运算器:算数和逻辑运算
存储器:存放数据和程序
控制器:指挥程序的运行
输入设备:将人们熟悉的信息转化为机器能识别的信息
输出设备:将计算机输出的结果转化为人们熟悉的信息

现代计算机硬件框图

在这里插入图片描述
运算器 ALU、控制器 CU共同组成中央处理器CPU
存储器分为主存和辅存
输入设备和输出设备统称为I/O设备

CPU和存储器组成主机
主机和I/O设备共同组成计算机的硬件系统

主存储器的基本组成

主存储器框图

主存储器包括存储体和MAR、MDR组成。
在这里插入图片描述

存储体用来存储二进制的程序和数据,存储体-存储单元-存储元件,可以做以下类比:

存储体存储单元存储单元
大楼楼层房间

存储单元:存放一串二进制代码
存储字:存储单元中二进制代码的组合
存储字长:存储单元中二进制的位数

存储体的组成:

存储体由许多存储单元组成,每个存储单元又包含若干个存储元件,每个存储元件可以寄存一位二进制代码0/1。
对于其组成我们可以这样来记忆:
存储体呢,相当于一栋大楼,大楼内有很多楼层(存储单元),每个楼层又有很多房间(存储元件),那么0代表房间无人,1代表房间有人。

  • 每个存储单元赋予一个编号,称为存储地址
  • 主存工作按地址访存

MAR:存储器地址寄存器。反应存储单元的个数
MDR:存储器数据寄存器。反应存储字长

设MAR = 4位,MDR = 8位。
存储单元个数为2的4次方16个,存储字长为8。

运算器的基本组成

运算器基本组成框图

在这里插入图片描述
ACC:累加寄存器
ALU:算数逻辑单元
X操作寄存器
MQ:乘商寄存器

ACCMQX
加法被加数 和加数
减法被减数 差减数
乘法乘积高位乘数 乘积低位被乘数
除法被除数 余数除数

控制器的基本组成

控制器的框图:
在这里插入图片描述
PC(程序计数器):存放当前欲执行指令的地址,具有计数功能,及存放下一条指令所在单元的地址的地方。
IR(指令寄存器):用来存放正在执行的指令,临时放置从内存里取得的程序指令的寄存器。

计算机硬件主要指标

机器字长

CPU中运算器一次能处理数据的位数于CPU中的寄存器位数有关;字节数越长,数据的表示范围越大,精度越高,速度越快;字节影响了加法器的位数,数据总线的宽度、存储字长;微机字长:8、16、32、64。

存储容量

存放二进制信息的总位数

主存容量

主存容量 = 存储单元的个数 x 存储字节长
如:

MARMDR容量
1081K x 8位
16864K x 8位

其中1K = 2^10

或:
主存容量 = 字节数
如:2^13位 = 1KB其中1B = 2^3b

辅存容量

用字节数表示

运算速度

主频(时钟周期)

MIPS:每秒执行百万条指令
CPI:执行一条指令所需时钟周期
FLOPS:每秒浮点运算次数
应综合使用以上三条指标来衡量计算器性能指标。

组成原理课后答案第三章 3. 用16K×8位的DRAM芯片组成64K×32位存储器,要求: (1) 出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:(1)组成64K×32位存储器需存储芯片数为       N=(64K/16K)×(32位/8位)=16(片)      每4片组成16K×32位的存储区,有A13-A0作为片内地址,用A15 A14经2:4译码器产生片选信号 ,逻辑框图如下所示:  (2)依题意,采用异步刷新方式较合理,可满足CPU在1μS内至少访问内存一次的要求。     设16K×8位存储芯片的阵列结构为128行×128列,按行刷新,刷新周期T=2ms,则异步     刷新的间隔时间为:                  则两次刷新的最大时间间隔发生的示意图如下    可见,两次刷新的最大时间间隔为tmax      tmax=15.5-0.5=15 (μS)    对全部存储单元刷新一遍所需时间为t R      t R =0.5×128=64  (μS) 6.用32K*8位的EPROM芯片组成128K*16位的只读存储器,试问: (1)数据寄存器多少位? (2)地址寄存器多少位? (3)共需多少个EPROM芯片? (4)出此存储器组成框图。 解:(1)系统16位数据,所以数据寄存器16位 (2)系统地址128K=217,所以地址寄存器17位 (1) 共需要8片 (2)组成框图如下 8. 存储器容量为64M,字长64位,模块数m = 8,分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位,总线周期τ = 10ns .问顺序存储器和交叉存储器的带宽各是多少? 解:信息总量: q = 64位 ×8 =512位   顺序存储器和交叉存储器读出8个字的时间分别是:    t2 = m T = 8×100ns =8×10 (s)    t1 = T + (m - 1) = 100 + 7×10 = 1.7 ×10 (s)   顺序存储器带宽是:    W2 = q / t2 = 512÷(8×10 )= 64 ×10 (位/ S)   交叉存储器带宽是:    W1 = q / t1 = 512÷(1.7 ×10 )= 301 ×10 (位/ S) 9. CPU执行一段程序时, cache完成存取的次数为2420次,主存完成存取的次数为80 次,已知cache存储周期为40ns,主存存储周期为240ns,求cache/主存系统的效率和平均访问时间。 解:先求命中率h    h=nc/(nc +nm )=2420÷(2420+80)=0.968   则平均访问时间为ta    ta=0.968×40+(1-0.968) ×240=46.4(ns)    r =240÷40=6   cache/主存系统的效率为e    e=1/[r+(1-r)×0.968]=86.2% 13、一个组相联cache由64个行组成,每组4行,主存储器包含4k个块,每块128个字。求表示内存地址的格式 64行,4行一组,共64/4=16组;主存储器有4K个块,每块128字,共2的19次方个字,所以需要19个地址位,因为块长128,所以低7位表示内偏移,因为块编号对16取余是组号,所以用4位表示对应组号,地址中的最8位无法用cache决定,保留,所以8 4 7 第四章 4.指令格式结构如下所示,试分析指令格式及寻址方式特点。 解:指令格式及寻址方式特点如下:   ① 双字长二地址指令;   ② 操作码OP可指定 =64条指令;   ③ RS型指令,两个操作数一个在寄存器中(16个寄存器之一),另一个在存储器中;   ④ 有效地址通过变址求得:E=(变址寄存器)± D,变址寄存器可有16个。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

叫我林仔

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值