1.原理图GPIO和门电路

最新推荐文章于 2025-06-24 20:39:39 发布
最新推荐文章于 2025-06-24 20:39:39 发布
阅读量721 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： 韦东山学习笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/mikkles/article/details/74779697
本文详细介绍了嵌入式系统中常见的接口配置及通信原理，包括输入输出引脚的功能配置、简单反相电路的设计、中断的工作机制，以及UART、IIC、SPI等通信协议的特点和工作方式。并通过实例解析了不同协议下的数据传输过程。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >


引脚的使用要先进行配置相关的寄存器，配置引脚功能。输出引脚写值到某个寄存器；输入引脚读寄存器的值；

vcc -上拉电阻-npn三极管-地 简单的反相电路/  地-下拉电阻-pnp三极管-3.3v 反相


对于输入引脚 上拉电阻确定 电平状态


中断
 配置相关引脚功能为中断，1 具备输入功能 2打断处理器




 协议类
 #双方协议相同；#双方时序相同
 
 UART
 TXD RXD 电平转换芯片 因为传输的电压不同 单片机引脚电压较低，串口线上的电压较高
 单片机系统向PC发送数据时，txd引脚保持低电平t引脚保持低电平t PC知道单片机即将发数据
 
 uart 数据的传输 从最低位开始
 单对单
 
 
 没有数据传输时为高电平，
 请求发送数据时将txd电平拉低时间t作为起始位 之后发送数据， 之后拉高电平t时间作为停止位 t=1/波特率
 
 
 IIC
 可以挂多个设备，
 scl 时钟线 
 sda 数据线
 开始信号 时钟维持高  数据高跳低
 停止信号 时钟维持高  数据低跳高
 
 数据的传输 传输时数据信号在时钟信号为低时可以进行跳变 时钟高电平时线上设备采集数据
 
 从高位开始传输
 
 传输结束后 将数据线拉高 在时钟为高时，数据线控制交给其他设备。接收设备如果接收完成，就将数据线拉低。
 
 
 多个设备连接总线时，在开始位后有设备地址位7（10），读写标志位1。设备的地址由设备的数据手册确定。
 
 起始位 设备地址 读写控制 ACK响应（SDA拉低）
 
 后面的数据传输格式根据设备的数据手册
 
 
 SPI
 
 sclk
 mosi
 miso
 
 主从芯片
 片选引脚

  

nand flash

IO0-7 可以传输数据、地址、命令

CLE 高 表示命令

ALE 高 地址

CLE ALE 同时低 为数据

CE 片选信号

RD and WR 信号

发命令 CPU首先通过片选命令选中NAND FLASH ，然后将命令发送到IO总线，然后使能WR引脚

写数据                                                                                        将数据大送到IO总线，然后使能WR引脚


LCD

每一个时钟信号，刷新一个像素点

水平信号用来换行，垂直信号用来换页

data enable 用来使能数据





学前班第1课第1节_怎么看原理图之GPIO和门电路
Crazyteenage的博客
09-15 995
原理图主要分为三类   一、管脚类即GPIO和门电路 1.1输入、输出引脚、上拉电阻、三极管 1.2与门、或门、非门 1.3中断   二、协议类 2.1 UART 2.2 I2C 2.3 SPI 2.4 NAND 2.5 LCD   三、类似内存的接口 3.1 NOR、SDRAM、网卡 3.2 不同位宽外设的接线、访问过程 3.3 怎么确定访问地址、设置内存控制器...
1_怎么看原理图之GPIO和门电路笔记
weixin_48856218的博客
02-24 907
如下图：芯片输出高电平/3.3V，LED亮；当芯片输出低电平，则LED暗如下图：输入引脚，当开关闭合，则输入为低电平/0V，当开关打开，则输入为高电平/3.3V现在的引脚都是既可以做输出/也可以做输入，怎么做？做输出引脚用，则写值到某寄存器；如果做输入引脚用，则从某寄存器读值。如下图，如果想让LED等亮，则配置nLED1引脚输出低电平，灭则配置nLED1引脚输出高电平 3.3VnLED1接到2440芯片的GPF4引脚，打开芯片手册，下面为配置寄存器GFPCON，将GPF4设置为01/output。
学前班-怎么看原理图之GPIO与门电路
我的专栏
11-18 5233
对硬件电路图分为三类： 1，GPIO与门电路（管脚类与门电路类） 1.1 输入、输出引脚、上拉电阻、三极管 输出引脚示例图： 1.2 与门、或门、非门 2，协议类 2.1  URAT 2.2  I2C 2.3 SPI  2.4 NAND 2.5  LCD 3，类似内存的接口 3.1 NOR ，SDARM，网卡 3.2 不同位宽外的设的接线、访问过程
GPIO（通用输入/输出端口）
m0_71284871的博客
06-24 927
本文介绍了STM32G0x0系列微控制器的GPIO基础知识与应用。GPIO作为通用输入输出接口，可实现数字信号输入输出、中断触发、模拟信号处理等功能。文章详细解析了GPIO寄存器工作原理，包括输入模式（浮空、上拉、下拉、模拟）和输出模式（推挽、开漏）的配置方法。通过LED点灯实例，展示了GPIO从原理图分析到寄存器配置的完整应用流程。GPIO在嵌入式系统中具有控制外设、传感器交互等重要作用，掌握其工作原理对嵌入式开发至关重要。（149字）
GPIO和门电路
Gino的专栏
07-05 1449
GPIO：(General Purpose Input Output （通用输入/输出）简称为GPIO) 使用方法大致为：1、参考芯片手册，设置控制寄存器（将引脚设置为输入、输出或者中断模式） 2、如果是输出引脚，就是往数据寄存器写入高电平或者低电平。如果为输入引脚就是读取数据寄存器的状态（高电平还是低电平） 3、中断，打断cpu的操作，继而去做一部分事情。输出引脚： 输入引脚： 上拉电阻：
学会看原理图-GPIO和门电路
Linux Openharmony Android Graphics Stack!
06-03 2717
学会看原理图 GPIO和门电路 gpio 三极管 门电路
逻辑门电路工作原理详解
热门推荐
转载和创作优秀的博客
03-11 2万+
为了对门电路的工作原理有一个初步了解，在介绍TTL集成逻辑门和CMOS集成逻辑门之前，先对简单的晶体二极管与门、或门和晶体三极管非门（又称为反相器）进行简单介绍。 　　（1）“与”门 　　“与”门有两个以上输入端和一个输出端。图1（a）给出了由二极管组成的两输入“与”门电路，与其对应的逻辑符号如图1（b）所示。 　　 　　图1 二极管与门电路及与门逻辑符号 　　图1（a）中，A、B为输入端，F为输出端。输入信号为低电平0V或者高电平+5V。假定二极管正向电阻为0，反向电阻无穷大，该电路根据输入
门控开关原理图优化【4】第四部原理图-原理图
05-11
本教程聚焦于门控开关原理图的优化，旨在帮助工程师们理解并改进设计，提升系统的可靠性和效率。 在第四部原理图中，我们将深入探讨以下关键知识点： 1. **门控开关类型**：门控开关有多种类型，如磁簧开关、微动...
STM32仿三菱PLC原理图+程序,三菱plc内部电路图详解,C,C++
09-10
开发过程中，可能使用Keil uVision、IAR Embedded Workbench等IDE进行代码编写和调试，使用STM32CubeMX进行初始化配置，以及使用电路设计软件如Altium Designer或EAGLE绘制原理图。 通过这个项目，开发者不仅可以...
STM32F103C8T6+W5500以太网应用学习评估板pdf原理图.PDF
04-13
电路原理简析 - **STM32 与 W5500 的接口**: - 通过 SPI 总线进行数据交换，包括 SCK(时钟)、MISO(数据输入)、MOSI(数据输出) 和 SS(片选) 四条信号线。 - 引脚 INTR 用于中断信号传输，可使 STM32 在接收到网络...
基础GPIO电路图（一）
liyuqian199695的博客
01-03 3843
基础GPIO电路图（一） GPIO:General Purpose Input Output （通用输入/输出） 1、二极管 （1）二极管 二极管正向导通压降，一般硅管为0.7V，锗管为0.3V。 （2）发光二极管 2、输出、输入引脚 （1）输出引脚 发光二极管亮：输出1（高电平3.3V） 发光二极管灭：输出0（低电平） （2）输入引脚  
与门电路的应用原理以及接法介绍
01-20
与门电路介绍 　　从小巧的电子手表，到复杂的电子计算机，它们的许多元件被制成集成电路的形式，即把几十、几百，甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 　　什么是与门电路 　　“门”顾名思义起开关作用。任何“门”的开放都是有条件的。例如．一名学生去买书包，只买既好看又给买的，那么他的家门只对“好看”与“结实”这两个条件同时具备的书包才开放。 　　门电路是起开关作用的集成电路。由于开放的条件不同，而分为与门、非门、与非门等等。 　　与门 　　我们先学习与门，在这之前请大家先看图1
GPIO工作原理
10-21
GPIO工作原理PPT，课件较为基础，可以用于ARM CORTE-M3的学习前提。
基础知识系列：二极管与门电路原理
07-15
本文主要讲了二极管与门电路原理相关知识，希望对你的学习有所帮助。
学前班 第1节 怎么看原理图之GPIO和门电路
脚踏实地，仰望星空
09-03 1375
微机原理          ：侧重于计算机结构 数字电子技术基础  ：侧重于门电路 1．GPIO和门电路 ：general peripheral input/ouput 1.1 输入、输出引脚、上拉电阻、三极管 1.2 与门、或门、非门 1.3 中断
与门电路图
u013043103的博客
08-02 2595
有了Vcc，当A或B之中有任意一个或两个都是低电平输入（0）时，输出变量F被输入低电平通过二极管D1或D2拉低（0），当A和B全部为高电平（1）时，输出变量F就成为高电平（1），这就实现了与门的输入和输出逻辑关系。 如果没有Vcc，当A或B之中有任意一个或两个都是低电平输入（0）时，输出变量F被输入低电平通过二极管D1或D2拉低（0），当A和B全部为高电平（1）时，由于二极管处于反向偏置不导通，不能把高电平输出到F，因此无论A、B输入是怎样的，这个电路都不能输出高电平，就无法实现与门的逻辑功能了。...
嵌入式开发板硬件操作入门学习1——GPIO与门电路
景墨轩
04-04 3573
配套视频网站：嵌入式开发板硬件操作入门—韦东山 GPIO与门电路 1. GPIO的应用 GPIO可以设置为输出、输入： 输出功能 LED 发射红外信号 控制电机 蜂鸣器 数码管 输入功能 按键 接收红外信号 人体感应 实现各类协议 读取温湿度传感器数据 其实UART等也是使用GPIO来实现的 2. GPIO引脚操作 怎么用一个GPIO来控制LED？换句话说，怎么让一个GPIO输出高、低电平？ 2.1 设置引脚为GPIO功能 芯片内部有很多模块，比如GPIO、
GPIO与门电路
ff_tt的博客
10-17 576
GPIO简介 GPIO, General Purpose I/O, 通用输入输出接口, 是最简单的数字输入输出引脚 - 作为输出可以有两种状态: 0和1 - 作为输入,它接收外面输入的数字信号 GPIO功能GPIO可以用于输入、输出或其他特殊功能 通常通过寄存器配置引脚功能用来选择这些功能 - 输入: 可以通过读取某个寄存器来确定引脚电平的高低; 如读取某个按键是否按下 - 输出: 可以
GPIO设置为高阻态的原理图
最新发布
07-24
<think>我们被要求查看GPIO设置为高阻态的原理图。根据引用[1]和[2]，高阻态是指GPIO引脚处于一种高阻抗状态，此时引脚相当于断开（即对地和对电源的阻抗都很大），不会对外部电路产生影响。在输入模式下，为了防止引脚悬空导致电平不确定，通常会使用上拉或下拉电阻来固定电平。而高阻态则常用于总线通信等需要多个设备共享线路的场景。 然而，用户要求的是“原理图”。由于我们无法直接绘制图片，但可以描述一个典型的GPIO高阻态配置的电路原理图，并解释其工作原理。 在数字电路中，高阻态通常由三态门（Tri-state gate）实现。三态门除了有高电平和低电平两种状态外，还有第三种状态——高阻态（Z）。当使能信号无效时，输出端呈现高阻态，相当于与电路断开。 下面是一个简化的GPIO高阻态输出配置的原理图描述： ``` VDD | / \ 上拉电阻（可选） / | | GPIO内部电路---|三态门|----> GPIO引脚 | | \ 下拉电阻（可选） / | GND ``` 当三态门使能时，GPIO可以输出高电平（连接VDD）或低电平（连接GND）；当三态门不使能时，输出端处于高阻态（断开），此时如果外部没有上拉或下拉电阻，则引脚电平由外部电路决定；若内部或外部有上拉/下拉电阻，则引脚电平会被拉至高或低。 在微控制器中，GPIO的高阻态配置通常是通过设置相应的寄存器来实现的。例如，在STM32中，可以通过配置GPIO的模式寄存器（MODER）将引脚设置为模拟输入模式（此时为高阻态），或者将输出配置为开漏模式并同时不使能上拉下拉电阻，也可以实现高阻态。 根据引用[4]：“floating输入 高阻输入_STM32CubeMX-GPIO的八种工作模式”，其中浮空输入（Floating Input）模式就是高阻输入模式。在这种模式下，引脚完全由外部信号驱动，内部既不上拉也不下拉。 在STM32中，高阻态配置的寄存器设置示例（以GPIOA为例）： 1. 将GPIOA的MODER寄存器对应位设置为输入模式（00）。 2. 将GPIOA的PUPDR寄存器对应位设置为无上拉下拉（00）。 这样，引脚就处于高阻态（浮空输入）。 但是，用户可能要求的是更具体的电路原理图（晶体管级）。下面是一个简化的三态门电路原理图（使用NMOS和PMOS）： ``` 当控制信号（EN）为高电平时： PMOS1和NMOS1的栅极分别由输入信号（IN）和控制信号的非（通过一个反相器）控制，此时输出（OUT）跟随输入（IN）。 当控制信号（EN）为低电平时： PMOS1和NMOS1都截止，因此输出端与电源和地都断开，呈现高阻态。 具体电路： VDD | PMOS1（源极接VDD，漏极接OUT，栅极接反相器的输出，反相器的输入为EN） | OUT | NMOS1（源极接地，漏极接OUT，栅极接EN） | GND 注意：这个电路是一个简化的三态门，实际GPIO的内部电路可能更复杂，包括输出驱动能力控制、保护二极管等。 ``` 然而，由于不同的微控制器内部结构可能不同，具体的原理图需要参考芯片的数据手册。例如，STM32的GPIO内部结构图通常包含： - 两个保护二极管（分别连接到VDD和VSS） - 一个上拉电阻和一个下拉电阻（通过开关控制是否连接） - 输出驱动器（由PMOS和NMOS组成，用于推挽输出或开漏输出） - 输入缓冲器（施密特触发器） 在高阻态（浮空输入）模式下，输出驱动器被禁用（即两个MOSFET都截止），同时上拉和下拉电阻也被断开，因此引脚呈现高阻态。 总结：GPIO高阻态配置的原理图核心在于三态门电路，当输出使能关闭时，引脚与内部电路断开，呈现高阻态。在输入模式下，如果同时禁用了内部上拉和下拉电阻，则也是高阻态（浮空输入）。 注意：高阻态不是一种输出模式，而是一种状态。在输出模式下，如果配置为开漏输出并且不激活上拉（即不输出高电平，也不输出低电平），也可以呈现高阻态。 因此，在配置高阻态时，通常有两种方式： 1. 配置为输入模式，且无上拉下拉（浮空输入）。 2. 配置为开漏输出模式，且输出高电平（此时NMOS截止，而外部无上拉，则引脚为高阻态）或输出低电平（此时NMOS导通，引脚为低电平，不是高阻态）。所以，开漏输出模式只有在不输出低电平时才可能处于高阻态。 用户如果希望引脚一直保持高阻态（比如用于双向数据总线），那么应该配置为浮空输入模式，或者配置为开漏输出模式并确保不输出低电平（但这样需要软件控制，不如输入模式直接）。 根据引用[1]：“If the port pull-up register is enabled then the pull-up resisters work without pin’s functional setting(input, output, DATAn, EINTn and etc)。” 这句话说明上拉电阻可以在任何功能设置下工作。因此，即使我们配置了浮空输入，如果上拉电阻使能，那么引脚就不会是高阻态，而是被拉高。所以，要获得真正的高阻态，必须同时禁用上拉和下拉电阻。 最后，请注意：高阻态下引脚容易受到干扰，因此在实际应用中，如果引脚不是用于总线通信（如I2C等）或模拟信号采集，通常建议使能上拉或下拉电阻。 由于用户要求的是原理图，而我们无法绘制，建议用户参考微控制器数据手册中的GPIO结构图。例如，STM32的GPIO结构图可以在数据手册的GPIO章节找到。 如果用户需要更详细的解释，我们可以描述一个典型的GPIO内部结构图（文字描述）： - 引脚（PIN）连接到两个保护二极管（一个到VDD，一个到VSS）。 - 然后经过一个开关（由寄存器控制）连接到上拉电阻（再到VDD）和下拉电阻（再到VSS）。 - 输入路径：经过一个施密特触发器后到输入数据寄存器。 - 输出路径：由输出数据寄存器控制两个MOSFET（PMOS和NMOS）的栅极，PMOS的源极接VDD，漏极接引脚；NMOS的源极接VSS，漏极接引脚。在开漏模式下，PMOS被禁用，只有NMOS工作。 在浮空输入模式下，输出部分的两个MOSFET都关闭（高阻态），同时上拉和下拉开关也断开。 因此，浮空输入模式下的等效电路就是引脚只连接到了施密特触发器的输入端（以及保护二极管），而没有任何其他连接（即高阻态）。 希望以上描述能帮助用户理解GPIO高阻态配置的原理图。 如果用户需要，我们可以提供一些芯片手册中的典型GPIO结构图（文字描述）或参考链接，但这里无法直接提供图片。 相关问题： 1. GPIO高阻态在哪些实际应用场景中使用？ 2. 如何通过寄存器配置实现GPIO的高阻态？ 3. 高阻态下为什么容易受到干扰？如何解决？</think>### GPIO高阻态配置原理图分析 GPIO高阻态（High-Impedance State）是数字电路中的关键特性，表示引脚处于**高阻抗、低电流**状态，相当于在电路中"断开"连接。以下是其原理图和工作机制： #### 1. **高阻态等效电路原理图** ``` VDD | R1 (上拉电阻) | +---- GPIO引脚 | MOSFET | (PMOS) | MOSFET /|\ | (NMOS) | | /|\ |-----+--------| | | GND GND ``` - **核心元件**：两个MOSFET（PMOS和NMOS）组成推挽输出结构 - **高阻态实现**：当两个MOSFET的**栅极同时关闭**时： - PMOS断开 → 切断与VDD的连接 - NMOS断开 → 切断与GND的连接 - 引脚呈现高阻抗（通常>1MΩ）[^2][^3] #### 2. **寄存器级控制原理** ```c // 配置高阻态的关键寄存器设置（以STM32为例） GPIOx->MODER = 0x00; // 输入模式（复位状态） GPIOx->PUPDR = 0x00; // 无上拉/下拉电阻 ``` - **输入模式+无上拉下拉** = 高阻态[^1][^4] - 此时引脚电平完全由外部电路决定 #### 3. **典型应用场景电路** ``` MCU GPIO ----[高阻态]----+ | 传感器输出 | ADC输入 ``` - **ADC采样**：高阻态避免干扰传感器原始信号 - **总线通信**：多设备共享总线时的"释放总线"状态 - **省电模式**：降低静态电流消耗（μA级）[^2] #### 4. **与相关模式的对比** | 模式 | 等效电路 | 典型阻抗 | 应用场景 | |-------------|----------------|----------|------------------| | 高阻态 | 开路 | >1MΩ | ADC输入/I²C总线 | | 上拉输入 | 电阻接VDD | 10-50kΩ | 按钮检测 | | 下拉输入 | 电阻接GND | 10-50kΩ | 防干扰输入 | | 推挽输出 | 直接驱动 | <100Ω | LED控制 | > **关键特性**：高阻态下引脚电平**完全由外部电路决定**，内部电路不提供电流路径[^1][^3]。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值