mdpsdhr的专栏

VHDL-文件读写在使用FPGA进行数字信号的时候经常要用到matlab对FPGA设计运行的结果进行验证，因此就需要在仿真的时候把modelsim运行的结果写入文件，事后可以用matlab分析验证。 VHDL对文件操作包括创建文件，写入，读取。其实在仿真的时候还可以结合modelsim的控制台，更方便的完成仿真。 参考博文，在此感谢： 1、VHDL中的文件I/O 2、VHDL中的文件I/O

ALTERA FFT IP核使用14.0以前IP核的调用都差不多，以下就只介绍13.0和15.0这两个版本的IP核调用过程 FFT的ip核仿真和综合是不需要license的，编译需要license FFT IP核有4种模式，分别为：突发模式(Burst)、缓存突发模式(Buffered Burst)、流模式(Streaming)、可变流模式(Variable Streaming) 前3中模式运

SSram引脚   output reg Ssram_Clk;   output reg [20:0] Ssram_Addr;   inout [23:0] Ssram_Data;   output reg Ssram_OEn;   output reg Ssram_GWn;   output wire Ssram_CE2n;   output wire Ssram_CE2;

verilog数值计算-有符号数和无符号数位宽截断算术运算有符号数赋值位宽截断 位宽大的数赋值给位宽小的数，数据就会被截断，截断的规则就是从低位开始取，被截断的是高位 codewire [5:0] a;wire [4:0] f;localparam data1=5'b11001, data2=5'b11010;assign a=$signed(data1)+