
电路基础
malcolm_110
这个作者很懒,什么都没留下…
展开
-
Cadence 原理图拷贝出错问题解决办法(本文用到的16.6版本)
之前经常遇到原理图拷贝出错的问题,由于时间紧,没有细致研究解决办法,居然采用分块拷贝再重新整理的办法,极大地影响了效率,今天有时间慢慢地尝试着找出解决问题的途径。1. 从某个项目的某页,拷贝一部分原理图到新项目中,提示:unable to perform paste. some objects on the clipboard were not valid in this schematic这种情况的处理办法是,在你的新项目中右键点击Design cache,然后选择 Cleanup Cache。如原创 2020-06-02 11:18:50 · 17762 阅读 · 0 评论 -
Pspice 电路仿真入门 -- RC时间常数分析 时域仿真、频率响应仿真
人的记忆力有时不可靠,特别是对于上了岁数的人来说。以前做过电路仿真,如果长时间不仿真,很多操作容易忘记。电路仿真对于硬件工程师来说至关重要,仿真可以帮我们从直观上建立电路特性,可以在以后的工作中,对电路故障迅速定位其根源。首先仿真一个时域中的一阶RC低通电路。软件选用cadence16.6,网上有吴川斌老师分享的一键安装版,破解都不需要自己动手了,相当有爱心的软件包。打开软件后,依次点...原创 2020-04-26 15:51:30 · 13858 阅读 · 1 评论 -
电阻阻值标准以及选择参照表
毕业那年找工作的时候,开始聊得都挺好,突然有个面试官问我,电阻阻值有哪些,当时我就懵了,心里想难道电阻阻值不是任意的吗 ?然后我就被据了。工作后我才知道,原来电阻有电阻的标准,电容有电容的标准,甚至连导线都有导线的标准。总而言之,任何产品都有标准!电阻的标准最早主要是美国的EIA制定的,在阻值的标准制定上主要有如下几个标准,一是误差范围,以前工艺差,做出来的产品可能有20%的误差,比如你选一个...原创 2020-03-26 16:13:53 · 6783 阅读 · 0 评论 -
CPLD 闲置引脚配置以及引脚的第二功能设置
欢迎乐于分享的工程师加入我的电子设计开发交流QQ群:552564745闲置引脚配置在CPLD做辅助功能的系统里,CPLD中那些没有使用到的引脚一定要记得设置为一个固定状态,否则的话可能给主系统引入很大的不确定性。有时候由于设计初期的疏忽,后期调试时,为了排查某个问题可能会出现方向偏差,浪费很多调试时间。甚至有些情况下,CPLD引脚电平混乱会导致主系统启动失败,这时候调试起来更加费力。所以对于...原创 2019-11-25 10:19:50 · 4964 阅读 · 0 评论 -
彻底搞定数字逻辑电平TTL、CMOS互相驱动问题以及74系列选型指导
原创文章,转载请注明出处!在硬件电路设计过程中,最长遇到的基础问题就是各种逻辑电平匹配,74系列逻辑电路选型的问题。我们知道74系列有很多门类,比如74LS00、74HCT00、74LVC00等等,这些LS、HCT、LVC代表什么意思呢?互相之间能不能连接呢?网上以前也看到过有人总结,什么COMS驱动TTL可以,反过来不可以之类的描述,内在原因是什么?下面我就依据自己的总结慢慢道来。74系列逻...原创 2019-10-31 11:03:13 · 4819 阅读 · 0 评论 -
从原理的视角,一文彻底区分MOS MOSFET NMOS PMOS CMOS
从原理的视角,一文彻底区分MOS MOSFET NMOS PMOS傻傻分不清由基础说起MOSFET登场NMOS电路抽象PMOS电路抽象本文为原创作品,转载请注明出处! 如果本文对你有帮助,请记得回复个好评,增加我继续分享的动力,呵呵。傻傻分不清我的工作是硬件工程师,刚工作那会,遇到用MOS管的场合一般是直接从其它原理图中拷贝MOS管的图标,工作多年后经常分不清S极、D极,搞不清NMOS和PM...原创 2019-07-19 13:56:11 · 40750 阅读 · 18 评论