- 博客(4)
- 收藏
- 关注
转载 锁相环实现倍频
PLL用一个压控振荡器 产生一个振荡频率, 经过 N 倍分频 (N - 包括 1 的正整数) 后在鉴相器上与被锁的已知频率比较, 比较结果波形通过低通滤波产生一个电压, 然后用这个电压控制 VCO 去改变振荡频率, 直到分频的振荡频率与已知频率相等并锁相. VCO-分频器-鉴相器-低通滤波器-VCO 形成环路 LOOP. 当分频数 N>1 时, 振荡频率为已知频率的 N 倍, 成为 N 倍频电路.是通过反馈来确保频率的稳定吗?晶振产生频率为fr的时钟,与VCO产生的fo的时钟同时传入相位频率。
2023-12-05 21:26:07
1628
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人