m0_74193295的博客

通过串口输入数据，经过SM4加解密算法后，通过功能选择按键控制，实现在LCD12864屏幕上显示密钥拓展、加密、解密结果。 基于FPGA（芯片可自选）设计一个SM4加解密IP核，其可以基于SM4加解密算法实现加解密动能，加密和解密结果都通过LCD12864显示屏显示出来。 SM4 算法主要包含异或、移位以及盒变换操作。它分为密钥拓展和加/解密两个模块，这两个模块的流程大同小异。其中，移位变换是指循环左移；盒变换是一个将8bit输入映射到8bit输出的变换，是一个固定的变换。

描述 请编写一个模块，实现简易秒表的功能：具有两个输出，当输出端口second从1-60循环计数，每当second计数到60，输出端口minute加一，一直到minute=60，暂停计数。 请使用Verilog HDL实现以上功能，并编写testbench验证模块的功能 输入描述： clk：系统时钟信号 rst_n：异步复位信号，低电平有效 输出描述： second：6比特位宽，秒表的秒读数 minute：6比特位宽，秒表的分读数