Quartus II设计程序计数器PC、由PC产生ROM的地址（含仿真）

墨衍会员 · AI 创作全网分发 墨衍智能分发 本文由作者通过墨衍一键同步至各平台 1分发平台 1.8k累计阅读 1.8k平均单平台已同步平台优快云微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网我也要 → 码龄4年

关注

VIP免费原创最新推荐文章于 2026-10-12 15:40:25 发布 1.8k 阅读 AI 写同款· GEO 优化 ›

Quartus Prime设计八位计数器 在每个时钟“clk”的上升沿时，计数器开始自动从“00000000”增加到“11111111”，当计数器遇到复位信号“rst”为高电平时，计数器会自动清零，计数器即会变成“00000000”，然后又重新开始计数。阅读详情

一、程序计数器PC

1. 设计程序计数器PC

2. 仿真

二、PC后端连接一个ROM，由PC来产生ROM的地址

1. 参考电路图

2. 设计PC后端连接ROM

3. 仿真

近来有空闲，把前几个学期做的实验上传上来。如有错误的地方欢迎大佬批评指正，有更好的方法也期待您的分享~

一、程序计数器PC

1. 设计程序计数器PC

运用宏功能模块lpm_counter设计程序计数器PC，连线。

2. 仿真

每来一个clock，程序计数器PC自加1，比如开始是5，在上升沿的时候跳变加1。

当遇到分支程序的时候，JMP_address给PC赋值，SET_pc告诉PC这个时候要重新赋值，让P

最低0.47元/天解锁文章

收录于

当前文章被以下社区和专栏收录：

标签

#嵌入式硬件

从仿真到上板：手把手教你用Vivado/Quartus验证Verilog计数器（附常见错误排查）本文详细介绍了使用Vivado和Quartus进行Verilog计数器从仿真到上板的全流程实战指南。通过4位计数器和同步置数计数器案例，涵盖工程创建、仿真验证、综合实现及上板调试等关键步骤，特别针对常见错误提供排查策略，帮助开发者快速掌握FPGA开发技巧。阅读详情

相关推荐

logisim,quartus实现模为60的BCD码计数器

logisim、quartus实现模为60的BCD码计数器

m0_50824556的博客 1万+

Quartus II实现8位单周期CPU：ALU、ROM与VHDL实战

单周期CPU是理解计算机体系结构最基础且可验证的模型，其核心在于取指-译码-执行-访存-写回的同步时序闭环。原理上依赖精确的时钟域协同、组合逻辑与寄存器边界的严格划分，技术价值体现在资源可控、时序可测、信号可观——尤其适合FPGA入门级开发板（如Cyclone IV）快速落地。典型应用场景包括数字电路课程设计、嵌入式工程师硬件底层能力构建及计算机组成原理实践教学。本文聚焦Quartus II平台下基于VHDL的8位CPU实现，深度解析ALU运算与标志生成机制、异步ROM接口时序约束、存储器与CPU的地址/数

weixin_34160277的博客 377

FPGA软核处理器开发全链路解析：从Nios II配置到ModelSim仿真调试

软核处理器是以硬件描述语言实现的CPU核心，可在FPGA逻辑资源中灵活配置，是构建片上可编程系统的关键技术。其核心原理是通过可综合的HDL代码描述处理器微架构，允许开发者根据应用需求定制指令集、外设和内存子系统，实现硬件加速与软件控制的协同。这一技术价值在于突破了固定架构硬核的限制，为嵌入式系统提供了极高的设计灵活性和针对性，特别适用于需要复杂控制流、多外设管理或实时操作系统的场景。在FPGA开发中，软核处理器常与IP核集成和仿真验证紧密结合，例如使用Platform Designer进行图形化系统搭建，并

weixin_30892889的博客 319

quartusII简易CPU设计

优点可以实现八种运算，数据的存取及运算都能很好的实现，上板也很成功。缺点首先由于自己知识储备的缺乏，只能实现较为简单的8种运算，也是最简单的直接寻址。其次为了方便操作，没有从外部输入数据，都是直接使用存储在存储器中的数据。后续发展后续会在此简易CPU的基础上增加一些功能对CPU进行完善，如算术运算可以考虑是补码运算，输入、输出采用存储缓冲等等，直至完整的全功能的处理器。收获通过这次实践，更熟悉Quartus软件的操作。能过更加清楚每个器件的操作，比如计数器，运算器，译码器等的实现功能。

Kong08242022的博客 3483

FPGA实现Z80 CPU软核：从数字逻辑到完整单板计算机的设计实践

现场可编程门阵列（FPGA）作为一种可重构的数字电路平台，其核心原理是通过硬件描述语言（如Verilog或VHDL）来定义芯片内部的逻辑功能与互连关系，从而实现高度定制化的数字系统。这项技术的核心价值在于其卓越的灵活性与系统集成能力，允许开发者在一个芯片内整合处理器核心、存储器控制器及各类外设接口，极大地简化了硬件设计复杂度。在嵌入式系统、工业控制及教育实验等应用场景中，基于FPGA的软核处理器设计成为深入理解计算机体系结构与总线时序的绝佳实践。本文聚焦于在FPGA上实现经典的Z80 CPU软核，并围绕其构

benben 1271

〔重庆理工大学〕计算机组成原理课设报告--16位单周期CPU设计

本课程设计的实验平台为Altera Quartus II 软件和Altera Cyclone V Starter 工具箱。（1）Cyclone V是Altera FPGAs家族的一类，它面向低功耗应用。Cyclone V GX 5CGXFC5C6F27C7N 芯片有不同的转换器，按钮，LED灯，七段显示器，HDMI接口，SD卡读卡器以及其他链接等。Cyclone V GX 5CGXFC5C6F27C7N是Starter工具箱的重要组件。（2）测试台包含在测设备（DUT）和用于仿真的模拟输入。

Pretty Boy Fox的博客 1066

基于VHDL与Quartus II的硬连线控制器CPU设计实战

CPU并非只能靠硬件电路搭出来，硬件描述语言同样能描述完整的处理器逻辑。硬连线控制器作为CPU控制核心的一种实现方式，用组合逻辑和有限状态机将指令操作码直接映射为控制信号，与微程序控制器相比，具有结构清晰、响应快速、适合教学实践的优势。在FPGA开发中，通过EDA工具对模块进行综合与布局布线，能够快速验证CPU的取指、译码、执行流程。VHDL以其严谨的类型系统和强大的行为建模能力，成为实现寄存器、ALU及状态机控制逻辑的理想载体。Quartus II作为主流FPGA开发环境，使得从工程建置、引脚分配到在线仿

weixin_42550597的博客 243

微程序模型机设计全解析：从指令集到仿真验证

计算机组成原理课程设计中，模型机设计与仿真一直是理解CPU内部工作原理的经典实践。微程序控制器作为核心实现方式，通过控制存储器中的微指令序列来驱动数据通路完成各种宏指令功能，每个时钟拍的动作都显式可查，具备极高的可控性与可调试性。基于操作码映射定序方式，设计者只需定义指令集、绘制数据通路、编写微程序并生成ROM文件，就能在仿真平台上单步观察微地址流转，快速定位PC自增、标志位更新、内存读写等关键时序问题。本文从指令集定义与控制信号设计入手，逐步讲解微指令格式、微程序清单、ROM生成脚本，并结合典型故障排查经

weixin_28256233的博客 179

微程序控制的存储器读写系统设计——从架构到上板全解析

计算机组成原理是理解CPU内部工作机制的核心基础，其中微程序控制是实现控制器设计的重要方案。与硬布线控制不同，微程序控制将控制信号以微指令形式存储在控制存储器中，通过顺序执行微指令序列驱动数据通路完成指令周期。这种设计带来极高的灵活性与可扩展性，修改指令集只需更新微程序内容，无需改动硬件电路，因而广泛应用于复杂指令集CPU与嵌入式控制器设计中。在工程实践中，基于FPGA与Verilog的模型机搭建，能够帮助开发者深入理解取指、译码、执行的完整流程。本文围绕存储器读写系统这一经典课程设计，详细讲解数据通路搭建

weixin_30175731的博客 214

PSCAD通过python调用自动化库的实现

带有python脚本的pscad自动化PSCAD通过python调用自动化库的实现前期准备实现 PSCAD通过python调用自动化库的实现在网上搜了一圈没有找到，通过油管的一个视频学到了，这里分享一下。前期准备下载PSCAD 在官方文档中建议PSCADV4.6.1及以上版本下载python python这里没注明哪些版本可用，博主下载了最新的3.8.2使用正常。下载IDE py...

橙子的博客 5911

Tomcat漏洞——弱口令爆破

weixin_57379923的博客 909

计算机网络实验六 RIP 配置实验

Man! What can I say?

AClerk的博客 1591

nbiot和2g_浅谈NBIOT

一、什么是NBIOT？1、概念窄带物联网(Narrow Band Internet of Things, NB-IoT)，NB-IoT构建于蜂窝网络，只消耗大约180KHz的带宽，使用License频段，可采取带内、保护带或独立载波等三种部署方式，与现有网络共存。可直接部署于GSM网络、UMTS网络或LTE网络，以降低部署成本、实现平滑升级。2、NBIOT的特点和目标(1)超强覆盖：相对GPRS来...

weixin_39534100的博客 1704

Ubuntu 24.04 新增用户并禁用 root 账户操作指南

深山技术宅的博客 1849

windows exe爬虫：exe抓包

在不知情所拦截应用使用的流量时，所以建议用Wireshark。本文利用python代码，实现自动拦截，写入pcap包，并用代码分析流量的协议。这样会在本地目录下生成capture_inbound.pcap，可以用wireshark分析，也可以利用python代码进行分析，如果使用python代码进行分析，需要借助pyshark或者scapy。使用的python WinDivert的包，当然前提也是需要安装Wireshark软件，设置环境变量，并安装pydirvert包。

youbingchen的博客 615

人工蜂鸟算法（AHA）详解：原理、实现与应用

人工蜂鸟算法（AHA）是一种受蜂鸟飞行技能和觅食策略启发的新型元启发式优化算法。该算法模拟蜂鸟的全向飞行、记忆能力和觅食行为，通过引导觅食、领地觅食和迁徙觅食三种策略在解空间高效搜索。AHA将优化问题解类比为食物源，蜂鸟作为搜索代理，利用访问表记录访问信息。算法核心包括三种飞行技能建模（全向、对角线和轴向飞行）以及对应的数学公式实现。Python实现展示了种群初始化、适应度计算和觅食行为模拟等关键步骤。AHA以其高效的全局搜索能力、良好收敛性和鲁棒性，在复杂优化问题中表现优异。

qq_42212808的博客 904

innovus：Clock Gating Check设置与报告

看图后发现，在设置clock gating check之前报告也会有clock gating check的值，这个就是因为timing library中会像reg一样定 library setup time值，如下图。我们常用set_clock_gating_check -setup去过约束Place阶段reg2cgate的时序，以防CTS后由于tree不平导致的时序违例。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

m0_61544122的博客 1009

温度PID控制PLC程序

温度PID稳定控制程序，适用于欧姆龙PLC，对其他PLC也具有很大参考价值

数学建模模型总结

这是本人在两年内准备参加数学建模竞赛搜集到的模型资料，已经经过了本人的筛选和整理，希望能够对准备参加数学建模竞赛的学弟学妹们提供一些帮助！

android 蓝牙通讯demo

android 下蓝牙通讯demo，实现了发现蓝牙，使能蓝牙，通过蓝牙发送消息。

LinePhone3.2.7(android端最新版本) sip客户端

SIP客户端For android：LinePhone3.2.7(最新版本)，官网地址：http://www.linphone.org/

上一篇： Quartus II设计RAM、ROM，在运算器前后端加存储器（含仿真）

下一篇： Quartus II设计四节拍脉冲发生器、简易CPU（含仿真）

logisim,quartus实现模为60的BCD码计数器