m0_73611116的博客

原创 为什么module不能嵌入到andgate4

设计一个分频器电路，将输入的高频时钟信号变为低频时钟信号，分频的倍数为12，分频器输出信号占空比为50%；再设计一个加法计数器，最大计数值为22，最小计数值为0；再设计一个顶层电路，调用上述分频器和计数器模块，分频器输出的低频时钟信号作为计数器的输入时钟。