- 博客(3)
- 收藏
- 关注
RSS订阅原创 Verilog学习和复习，从入门到精通（持续更新）
Latch、电平敏感、输入-输出透明（Latch易传播毛刺，且难以分析时序，因此只用于异步电路和低功耗电路，除此之外，禁止出现latch）1、理解Verilog与C是有本质区别的，最大区别就是Verilog是并发执行的（除了begin...end电路是顺序执行），Verilog是描述实际存在的电路。5.2、always@(a or b or c) 表示只要a、b、c中有一个产生变化，则执行always块。写Verilog时候，只需用四个关键词：always、assign、if-else、case。
2024-01-29 16:30:55
1619
原创 三.1 Makefile 的学习（持续更新）
2.然后从缺省目标或者命令行指定的目标开始，根据依赖关系图选择适当的规则执行，执行Makefile中的规则和执行C代码不一样，并不是从前到后按顺序执行，也不是所有规则都要执行一遍，例如。所谓“更新”就是执行一遍规则中的命令列表，命令列表中的每条命令必须以一个Tab开头，注意不能是空格，Makefile的格式不像C语言的缩进那么随意，对于Makefile中的每个以Tab开头的命令，，由于Makefile不是顺序执行的，用这个选项可以先看看命令的执行顺序，确认无误了再真正执行命令。文件，完成相应的编译步骤。
2024-01-27 23:24:06
1231
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人