- 博客(2)
- 收藏
- 关注
原创 verilog `define 的用法之一
如下所示,请问你知道`CBA的意义吗?根据verilog2001标准中对`define的介绍:可见,`define不仅可以只定义一个简单的参数值,也可以定义一段运算或逻辑。那么回到第一幅图,其中的局部参数CHAN_ENEC = ENA_CCC_HANDLING[`ENCCC_BASIC_b] ? 7'h02 : 7'd0;其他的同理。
2023-12-08 16:17:26
211
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人