嵌入式学习笔记（22）汇编实现时钟设置代码详解

4.6.1时钟设置的步骤分析

第1步：先选择不使用PLL。让外部24MHz原始时钟直接过去，绕过APLL那条路。

第2步：设置锁定时间（PLL_LOCK）。默认值是0x0FFF，保险起见我们设置0xFFFF

第3步：设置分频系统，决定由PLL出来的最高时钟如何分频到各个分时钟

第4步：设置PLL，主要是设置PLL倍频系统，决定由输入端24MHz的原始时钟可以得到多大的输出时钟频率。我们按照默认值设置输出为ARMCLK为1GHz。

第5步：打开PLL。前面4步已经设置好 所有开关和分频系数，本步骤打开PLL后PLL开始工作，锁定时钟频率后输出，然后分频得到各个频率。

4.6.2 CLK_SRC0寄存器的配置

CLK_SRC0寄存器其实是用来设置MUX开关的。在这里先将该寄存器设置为全0，主要是bit0和bit4设置为0，表示APLL和MPLL暂时都不启用。

4.6.3CLK_LOCK寄存器的设置（PLL_LOCK）

设置PLL锁定延时的。官方推荐值是0xFFF,我们设置为0xFFFF。

4.6.4 CLK_DIV0寄存