- 博客(1)
- 收藏
- 关注
RSS订阅原创 Vivado综合时卡在INFO：[Synth 8-6742]Reading net delay rules and data
在改了一版代码后出现了综合不出来的情况，尝试了数次，综合好几个小时也无果。回滚代码，发现是由于将rom的输出output改成10个output（为了一次读取十个rom中的数据，提高速度）。将rom改回正常的一根输出就可以正常综合了。猜测是由于线太多导致线网延时过于复杂？
2023-05-29 09:28:16
733
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人