USB ULPI接口 初始化过程

本文详细记录了使用XilinxUSB控制器进行USB2.0高速模式初始化的步骤,包括向ULPI发送复位命令、设置PHY工作模式、DP线的上拉与下拉操作,以及ChirpK信号的交互过程,确保主机成功接入并进入HS模式。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

本文档旨在记录USB2.0 HS模式初始化过程,使用Xilinx的USB2.0 控制器。

参考文档:

  1. Xilinx官方文档pg137
  2. USB3300 ULPI接口以及寄存器

初始化过程

序号

USB控制器动作

等待回复

1

USB控制器复位之后,向ULPI发送复位:0x5写0x20 (附录1)

等待USB控制器被使能

2

USB控制器使能,向ULPI 0x4写0x41(phy in normal operation,FS mode),0xa写0(控制器不支持OTG)

等待Vbus > Vsession(host接入);

host接入,ULPI会返回0x48(附录2)

3

host接入后,USB控制器向0x4写0x45,上拉DP。(附录3)

等待Vbus >Vbus_vld,且DP上拉成功,ULPI返回0x4d (DP上拉)。

4

DP上拉2ms后,控制器需要检测到host再将DP下拉(复位操作,SE0),ULPI返回0x4c

5

USB控制器监控到Host的复位(0x4c),2.5us后(至少),向ULPI 0x4写入0x54;向ULPI发送txcmd 0x40,紧跟数据0。PHY开始发送Chirp K。持续时间大于1ms,小于7ms。

host收到chirp K 后,在100us内做成回应。短暂的回到SE0阶段后,开始发送Chirp K/J码,至少重复3次码。ULPI 返回0x4e/0x4d

6

USB控制器检测到3对以上的chirp K/J码后,500us内,向ULPI 0x4写入0x40,进入HS模式。

附USB上电波形截图:

USB-IF高速;,经认证符合通用串行总线规范修订版 2.0 接口在 8 位模式下与 ULPI 规范修订版 1.1 兼容 工业标准 UTMI+ 低引脚接口 (ULPI) 可将 54 UTMI+ 信号转换为标准的 12 引脚链路控制器接口 54.7mA 未配置电流(典型情况)— 适用于总线供电的应用 83uA 挂起电流(典型情况)— 适用于电池供电的应用 闭锁性能超过 150 mA(每 EIA/JESD 78),Class II ESD 防护水平达 ±8kV HBM(在不使用外部保护设备的情况下) 集成了各种保护措施,在每个第三方的测试设备中均可耐受 IEC61000-4-2 ESD 测试(±8kV 接触电压和 ±15kV 空气电压) 支持用于附带 LS 设备的 FS 集线器的 FS 前导码 (UTMI+ Level 3) 支持 HS SOF 和 LS keep-alive 脉冲 包括对可选的 On-The-Go (OTG) 协议的全面支持,在 On-The-Go 附录修订版 1.0a 规范中有详细说明 支持 OTG 主机协商协议 (HNP) 和会话请求协议 (SRP) 允许主机关闭 VBUS,以便在 OTG 应用中节省电池电量 通过内部比较器支持 VBUS 电平的 OTG 监视。包括对外部 VBUS 或故障监视器的支持。 低潜伏高速接收器(最高为 43 高速时钟)允许使用带 ULPI 包装器的潜伏 UTMI 链路 用于接口保护的 STP 上的集成下拉电阻,允许在使用低速链路(针对低功率情况对软件进行了配置)的情况下,可靠地启动 Link/PHY 内置的 1.8V 调节器允许在使用单个 3.3V 电源的情况下工作 对 ID、DP 和 DM 线路到 VBUS 或接地进行内部短路保护 集成的 24MHz 晶振支持水晶操作或 24MHz 外部时钟输入 用于 480MHz 高速 USB 操作的内部 PLL 工业运行温度:-40°C 到 +85°C 符合 RoHS 的 32 引脚无铅 QFN 封装(5 x 5 毫米, 高度为 0.90 毫米)
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值